Рефераты

Архитектура компьютера

Архитектура компьютера

Компьютер – Универс. многфункц. электр. программно-упр. устр-во для

хранения, обр. и передачи инф-ии.

Под архитект. компьютера понимаестся совокупность его харак-к. Это общ.

опис. структ. и функций ЭВМ, принципа работы и системы и сист. команд

процессора.

Осн. комп. арх-ры:

> Процессор

> Внутр. (осн.) память

> Внешняя память

> Устр. ввода

> Устр. вывода.

КОМПЬЮТЕР

АППАРАТНОЕ ОБЕСПЕЧЕНИЕ ПРОГРАММНОЕ ОБЕСПЕЧЕНИЕ

А. О.:

> Системный блок

> устр-ва ввода-вывода

С. Б. –корпус, в кот. устанавл. гл. компоненты компьютера

> Печатные платы

> Механич. устр-ва.

ОЗУ Память ПЗУ

Процессор ВЗУ

ВВОД ВЫВОД

Процессор – программно-упр. электр. устр-во, предназн. для обр. инф-ии и

упр. всей работой компьютера.

Сист. магистраль (шина) – канал связи между разл. устр. компьютера. Сост из

трёх шин:

> Шина адреса

> Шина данных

> Шина управления

Процессор:

|УУ |АЛУ |

| |Регистры|

УУ – устр. управления (предназн. для упр. всеми частями компьютера.

АЛУ – арифметико-логическое устр-во (предн. для работы с данными)

Регистры – внутр. память процессора.

Хар-ки процессора:

> Разрядность

> Тактовая частота

Разрядность: длина ячейки для информации, которую может обработать

процессор в ед. времени.

Такт. частота: скорость работы процессора.

Устройство управления. Управл. осуществл. с помощью имп. сигн. посылаемых

УУ на соотв. входы управляемых компонентов. Управление машиной осущ. с

помощью дешифр. команд (преобраз. двоичн. код в единичн. сикнал)

Код Операции

Дешифратор

УУ .

управляющие сигналы

АЛУ – вычисл. инструмент процессора

Данные

Алу

Результат

Через 2 входа в АЛУ пост. данные , рез-ты обработки которых через 1 выход

передаются дальше. Кроме данных на АЛУ пост. сигналы – преобр. коды

операторов программы. Они указывают что нужно делать с этими данными.

Осн. Устр. в АЛУ является сумматор, который фактически вып. все арифм.

операции.

Регистры – весьма важный эл-т процессора, предн. для хранения инф-ии в

виде дв. числа или кода. Регистры – внутр. память процессора.

Регистры устройства управления

Регистр – счётчик команд.

Для соблюдения алг. ршения необх., чтобы команды вып. в строго опр.

порядке. За собл. этого порядка следит регистр – счётчик команд. Его

содержимым является адрес ячейки памяти, где находится команда. Р-р -

счётчик команд всегда указывает на следующую команду, а не на ту, которая

выполняется в данный момент.

Р-р команд.

Выбр. из памяти команда пост. по шине данных в р-р команд, после чего

начинается её вып. Первым этапом является дешифрация.

Р-р адреса.

Для того, чтобы выбрать из памяти очер. команду, содержание счётчика

команд передаётся пошине в р-р адреса.

Р-р указатель стека.

Стек – специально организованное опер. запомин. устр-во, блок хранения

которого сост. из ячеек, соед друг с другом в цепочку.

Процессор берёт на себя осущ. вызовов подпрограмм и возврата в прерванную

программу. Эти ф-ии он выполняет с помощью стека и спец. регистра. В этом р-

ре хранится адрес стека, откуда произошёл вызов в подпрограмму.

Р-ры общего назначения (РОН)

Не имеют никакого функц. зн-я и исп. программистами по своему усм.

Регистры арифметико-логического устройства

Р-р аккумулятор.

Явл. промеж. памятью при вып. арифметических и логических операций. Из 2х

данных, пост. в АЛУ 1 хранится в аккумуляторе. Рез-т операции тоже помещ. в

акк.

Промеж. память для пересылки данных из 1 чати проц. в др.

Сам изм. свои данные (инвертирует) Переводит в «0» разряды, сдвигает их (

и (

Буферные регистры.

При пост. данных в АЛУ они сначала накапл. в буф. р-рах, тем самым осв.

шина для прохожд. др. данных

Р-р состояния.

Хранит инф. о состоянии процессора и вып. им программы в данн. момент

времени.

Контролирует результат операции, вып. в АЛУ. Для этого он выставляет

единицу в след. разряды:

> Разряд переноса. («С») Единица в этом разряде указ. на то, что вып.

опер-я закончилась переносом единицы в старший разряд.

> Отриц. разряд. («N»)Единица в этом разр. показ, что рез-т оп-ии – отр.

число.

> Нулевой разряд. («Z») Единица в этом разряде показывает, что во всех

разрядах рез-т = 0.

Запомин. эл-том в любом р-ре явл. триггер, который может наход. в одном из

2х состояний. Одно – запомин. двоичн. нуля, другое – единицы. Число

триггеров в регистре наз. его разрядностью.

Внутр. память обл 2мя осн. св-вами:

> Дискретность,

> адресуемость

Дискретность – состоит из некоторых частиц. (битов)Память – упорядоченная

последовательность двоичн. разрядов (битов)

Эта последовательность делится на группы по восемь разрядов.

Информация в памяти хранится в ячейке. Ячейка памяти – группа посл. байтов

внутр. памяти компьютера. Она вмещает в себя информ., доступн. для обр.

одной команды процессора. Сод. ячейки наз. машинным словом. Ячейка имеет 2

характеристики:

> Адрес

> Содержимое

Адрес: числ. значение, индивид. опред. местополож. ячейки в памяти.

Содерж. Тоже числ. значение, хран. в этой ячейке.

ОЗУ.

В процессе6 вып. опер. именно из неё процессор берёт данные для обр. и в

неё зап. рез-т. При выкл. компьютера её содерж. стирается.

ПЗУ.

Предназн. для хранения небольших, но очень важных прогр. для комп.

Видеопамять: Хранит код изобр. вывод. на дисплей.

Кэш-память: хранит наиболее часто используемые участки опер. памяти.

Между любым устр. и ОЗУ имеются 2 промеж. звена:

> Контроллер (адаптер) упр. внешн. устр-вом

> Сист. магистраль(общая шина) канал связи.

Систю. шина сод. 3 магистрали:

> Маг. данных

> Маг. адреса

> Ман. упр-я

Маг. данных предн. для перед. и приёма данных. Двунаправлена.

Маг. Адреса предн. для передачи цифр. адреса яч. памяти или внешн. устр-ва.

Однонаправлена.

Маг. упр. предн. для перед. сигн. упр-я, кот. сопр. любую передачу адреся

или данных. Двунаправлена.

Каждая команда предст. собой посл. дв. разр. и содержит код опер, которую

надо выполнить по данной команде, инф. об операндах и о там, куда следует

помест. рез-т.

Операнд – эл-т инф, участв. в вып. операции.

Формат команды: совок. сведений, которые задают её длину, состав,

назначение, и взаимное располож. её частей. Чати команды наз полями.

Команды бывают адресными и безадресными. Безадр: в формате нет инф. об

адресах операндов.

Адресная: один или более её адр. расп. в осн. памяти комп.

> одно-

> двух-

> трёхадресные

в зав-сти от кол-ва полей.

Готовая к вып. прогр. сост из посл. команд, задающих порядок действий

компьютера. Кроме того программа сод. исходн. данные, а также исп. ячейки

памяти для запомин. промеж. и кон. рез-тов.

Перед вып. прогр. загр. в некоторую обл-ть осн. памяти. Перед запуском

прогр. проц. сообщ. адрес 1 команды, с которой надо начинать вып. команды,

затем посл. выполн. след. действия:

1) Извл. из осн. памяти команды, адрес которой наход. в сч. команд.

2) Расшифровка

3) Если нужно обр. в память, то это происходит и операнды извл. из

памяти.

4) Вып. опер с кодом, залож. в данной команде (если р-т опер. не надо

помещать в память, то проц. переход. к действ. 6)

5) Сохр. рез-та в памяти

6) Выч. адреса след. команды и запомин. его в счётчике команд. переход к

действию 1.

-----------------------

системная магистраль


© 2010 Современные рефераты