Подсистема памяти современных компьютеров

имеют встроенные схемы DLL (Delay Locked Loop) для автоподстройки задержки

сигнала DQS относительно CLK. Эта схема работает наподобие фазовой

автоподстройки (PLL) и способна выполнять синхронизацию (обеспечивать

совпадение фронтов DQS и CLK) лишь в некотором ограниченном диапазоне

частот синхронизации.

В отличие от обычных SDRAM, у которых данные для записи передаются

одновременно с командой, в DDR SDRAM данные для записи (и маски DQM)

подаются с задержкой на один такт (write latency). Значение CAS# Latency

может быть и дробным (CL=2, 2.5, 3). Микросхемы SDRAM до “штатного”

использования должны быть инициализированы — кроме предзаряда банков у них

должны быть запрограммированы параметры конфигурирования. В DDR SDRAM из-за

необходимости настройки цепей DLL программирование несколько сложнее.

Организация оперативной памяти

Теперь, имея общее представление о работе разных типов динамической

памяти, обсудим варианты построения модулей памяти и “организационные”

способы повышения производительности.

Микросхемы DRAM выпускают с разрядностью данных 1, 4, 8/9, 16/18 бит.

Минимальной единицей упаковки, которая воспринимается системной платой

компьютера, является банк памяти. Банк представляет собой объединение

микросхем, обеспечивающее разрядность данных шины памяти. Так, для 386SX

банк имеет разрядность 16 бит, для 386DX-486 — 32 бита, а для P5–P6 — 64

бита (8 байт). В банке все одноименные адресные входы микросхем и линии

RAS# соединяются параллельно. Каждый банк выбирается своим сигналом RAS#.

Линии CAS# или (и) WE должны быть индивидуальными для каждого байта, чтобы

обеспечить возможность индивидуальной записи в любой байт банка. Микросхемы

собираются в модули разрядностью 1 (SIMM-30, SIPP), 4 (SIMM-72) или 8 байт

(DIMM). Модули могут содержать один или два банка микросхем (двусторонние

модули). Однако полный банк памяти для машин с процессорами P5–P6

набирается парой модулей SIMM-72 или одним DIMM. Количество банков на

системной плате ограничивается возможностями чипсета (количеством линий

RAS#) или (и) количеством слотов для памяти. Первое ограничение является

причиной известной проблемы с “двусторонними” модулями — в ряде плат

установка такого модуля в один слот не позволяет использовать еще один

слот. Увеличению числа слотов препятствует ограниченная нагрузочная

способность шины памяти — каждый слот (тем более, с модулем) вносит

паразитную емкость и индуктивность, ограничивающие быстродействие шины. Из-

за влияния этой нагрузки для работы модулей SDRAM на частоте шины 100 МГц

была разработана спецификация PC100, в которой кроме требований к

быстродействию микросхем памяти задаются и правила разводки сигнальных и

питающих проводников и прочие конструктивные нюансы. Теперь появляется и

аналогичная спецификация PC133 — для частоты шины 133 МГц. Однако повышение

тактовой частоты традиционной шины памяти технически сложно из-за большого

числа сигнальных проводников. Популярные ныне модули DIMM SDRAM используют

32 адресных и управляющих линии и 64 (72 или 80 с контрольными) линии

данных, при этом каждый дополнительный слот памяти требует еще несколько

управляющих линий. На высоких частотах приходится учитывать задержки

распространения сигналов в проводниках, и что самое неприятное —

неодинаковость этих задержек, или перекос (skew).

Установка более одного банка памяти дает потенциальную возможность

повышения производительности памяти за счет организации чередования банков

(bank interleaving). Идею чередования проще пояснить на примере двух

банков. Адресация памяти организуется так, чтобы ячейки, передаваемые в

соседних тактах пакетного цикла, располагались в разных банках (сделать это

несложно, поскольку пакеты выравниваются по границам строк кэша, которые

фиксированы). Теперь контроллер памяти при передаче пакета будет обращаться

к банкам поочередно, в результате чего частота передачи данных в такой

системе может быть удвоенной по отношению к максимальной частоте работы

отдельного банка. В чередовании может участвовать и большее число банков.

Из разбиения на мелкие банки можно извлечь и другую выгоду. Поскольку

современные процессоры способны параллельно выставлять несколько запросов

на транзакции с памятью, скрытые фазы обработки запросов, обусловленные

необходимым временем доступа, относящихся к разным банкам, могут

выполняться одновременно. Однако это требует некоторого усложнения

контроллера памяти и обеспечения независимости банков (возможности

активации одного банка до предзаряда предыдущего). Независимость банков для

асинхронной памяти достигается сугубо экстенсивным способом — увеличением

числа линий интерфейса. Микросхемы SDRAM могут иметь внутреннюю 4-банковую

организацию, независимость банков поддерживается синхронным интерфейсом.

Чем больше будет независимых банков в ОЗУ, тем больше вероятность

возможности их одновременного использования при обслуживании произвольных

конкурирующих запросов.

Итак, подведем итоги развития, считая отправной точкой память FPM. Для

повышения производительности:

1. Повышают быстродействие ядра (запоминающих ячеек) — пока

остановились на 40 нс.

2. Применяют конвейеризацию (внешнюю — память EDO, внутреннюю — BEDO и

SDRAM).

3. Увеличивают количество независимых банков (в SDRAM — внутренне до

четырех).

4. Увеличивают разрядность данных, для процессоров P5–P6 до 8 байт.

5. Повышают скорость передачи данных по интерфейсу памяти — в SDRAM

частота “схода с конвейера” до 100–133 МГц, в DDR SDRAM — 2 х

100=200 МГц.

Пункты 3 и 4 сильно мешают прогрессу по п. 5 — 96 цепей к одному модулю

развести без “перекосов” довольно сложно. Широкая разрядность интерфейса

сковывает и масштабируемость памяти: нельзя увеличить объем ОЗУ, добавляя

по одной микросхеме — можно только по четыре (а чаще по восемь).

Память Rambus DRAM

Память RDRAM (Rambus DRAM) имеет интерфейс, существенным образом

отличающийся от традиционного и синхронного интерфейса. Запоминающее ядро

этой памяти построено все на тех же КМОП-ячейках динамической памяти, но

пути повышения производительности интерфейса совершенно иные. Первые

микросхемы RDRAM применялись в некоторых моделях видеокарт и игровых

приставок. Дальнейшим развитием интерфейса стал фирменный (Rambus) стандарт

DRDRAM (Direct Rambus DRAM), обеспечивающий производительность 1600 Мбайт/с

на двухбайтной шине данных при частоте 400 МГц. Стандарт DRDRAM поддержан

множеством производителей микросхем и модулей памяти, он претендует на роль

основного высокопроизводительного стандарта для памяти компьютеров любого

размера. Подсистема памяти (ОЗУ) DRDRAM состоит из контроллера памяти,

канала и собственно микросхем памяти. По сравнению с DDR SDRAM при той же

производительности DRDRAM имеет более компактный интерфейс и гибкую

масштабируемость. Разрядность ОЗУ DRDRAM (16 байт) не зависит от числа

установленных микросхем, а число банков, доступных контроллеру, и объем

памяти суммируется по всем микросхемам канала. При этом в канале могут

присутствовать микросхемы разной емкости в любых сочетаниях.

Запоминающее ядро микросхем имеет многобанковую организацию — 64-

мбитные микросхемы имеют 8 банков, 256-мбитные — 32 банка. Каждый банк

имеет свои усилители считывания, благодаря чему в микросхеме может быть

активировано несколько банков. Разрядность ядра 16 байт — 128 или 144 (с

контрольными разрядами) бит. Ядро работает на 1/8 частоты канала,

взаимодействие с ядром осуществляется по внутренним сигналам RAS и CAS. В

современных DRDRAM применяются ячейки памяти с временем доступа 40–53 нс.

[pic]

Память Direct RDRAM

Канал DRDRAM (Rambus Channel) представляет собой синхронную

последовательно-параллельную шину. Такой подход позволил ограничить

количество линий интерфейса, что позволяет упорядочить разводку проводников

ради повышения частоты передачи сигналов. Небольшое количество сигналов

позволяет при разумной цене применить сверхбыстродействующие интерфейсные

схемы. Тактовая частота канала — 400 МГц, стробирование информации

осуществляется по обоим фронтам синхросигнала. Таким образом, пропускная

способность одной линии составляет 800 Мбит/с. Канал состоит из 30 основных

линий с интерфейсом RSL (Rambus System Logic) и 4 вспомогательных линий

КМОП, используемых для инициализации микросхем. Стандарт требует соблюдения

топологических правил, структура подсистемы памяти приведена на рисунке.

Все основные интерфейсные линии, кроме линий синхронизации, начинаются от

интерфейсной микросхемы контроллера памяти и заканчиваются терминаторами на

противоположном конце канала. Терминаторы не позволяют сигналам отражаться

от конца канала. Микросхемы памяти подключаются к каналу без T-образных

ответвлений проводников, что облегчается их упаковкой в корпуса BGA (Ball

Grid Array — матрица шариковых выводов). Интерфейсные линии должны идти

строго параллельно друг другу с тем, чтобы задержки распространения

сигналов по разным линиям совпадали. В канале может быть установлено до 32

микросхем, и все они соединены параллельно. Для того, чтобы контроллер мог

адресоваться к определенной микросхеме, каждой из них назначается свой

уникальный адрес DEVID. Нумерация микросхем (Device Enumeration)

осуществляется в процессе инициализации, который выполняется с

использованием вспомогательного последовательного КМОП-интерфейса.

Синхросигнал вводится в канал с дальнего конца и распространяется в

сторону контроллера по линии CTM (Clock To Master). По этому сигналу

микросхемы памяти стробируют данные, посылаемые к контроллеру (при чтении).

Распространяясь по каналу, эти данные будут сохранять свою привязку к

синхроимпульсам до самого контроллера. Дойдя до контроллера, синхросигнал

выходит на линию CFM (Clock From Master) и идет по каналу до терминатора,

установленного на конце.

По этой линии синхронизируется информация, посылаемая от контроллера к

микросхемам памяти, и ее привязка к синхросигналу так же будет сохраняться

в любом месте канала. Для самой дальней микросхемы время прохождения

сигнала синхронизации от CTM до CFM не должно превышать 5 тактов (12,5 нс).

Микросхемы привязывают данные чтения к синхросигналу с помощью встроенных

схем DLL (Delay Locked Loop) для автоподстройки задержки сигнала DQS

относительно CLK. Для повышения точности сигнал синхронизации передается в

дифференциальной форме.

Физический уровень интерфейса учитывает волновой характер процессов

распространения сигналов в канале. Передатчики микросхем памяти формируют

сигналы с половинной амплитудой. Эти сигналы распространяются по шине в обе

стороны, и на конце терминатора полностью поглощаются (отражения нет). На

конце контроллера импеданс приемников высокий (терминаторов нет), и

амплитуда сигнала из-за отражения удваивается. Таким образом приемник

контроллера принимает сигнал полной амплитуды. Отраженный от контроллера

сигнал дойдет до терминатора и поглотится им. По пути он никому не

помешает, поскольку сигнал, передаваемый микросхемой памяти, “интересен”

только контроллеру. Контроллер генерирует сигналы полной амплитуды, и по

пути к терминаторам они в таком виде пройдут по всем микросхемам памяти.

Канал разделен на три независимые шины: 3-битная шина строк ROW[2:0], 5-

битная шина колонок COL[4:0] и двухбайтная (2 х 9 бит) шина данных DQA[8:0]

и DQB[8:0]. Дополнительный бит байта данных (имеется не у всех микросхем

DRDRAM) может использоваться для контроля достоверности. По каждой шине

информация передается пакетами, занимающими 4 такта (8 интервалов)

синхронизации (10 нс). Пакет содержит 8 элементов, пакет строк имеет

емкость 24 бит, колонок — 40 бит и данных — 16 байт по 8 или 9 бит.

По линиям ROW передаются пакеты для подачи команды активации (вызывает

начало формирования внутреннего сигнала RAS), предзаряда (возврат его в

исходное состояние), регенерации, управления энергопотреблением и

термокалибровкой. По линиям COL могут передаваться пакеты команд чтения,

записи и дополнительных команд, а также масок записи (может предотвращаться

запись любых из 16 байт данных). По шине данных передаются пакеты данных

для записи и чтения от памяти.

Высокая производительность шины управления (строк и колонок) позволяет

отказаться от пакетных (в терминологии BEDO и SDRAM) передач и упростить

протокол шины. Память может одновременно обслуживать до четырех транзакций

на полной скорости передачи данных.

[pic]

Транзакции чтения приведены на рисунке, по виду они аналогичны

транзакциям SDRAM с тем лишь отличием, что вместо одного такта (SDRAM) за

то же время передается пакет. Пакет ROW для второй транзакции пропущен,

поскольку страницу оставили открытой. Транзакция чтения со стороны

контроллера представляет собой петлю: он посылает пакеты команд, которые за

некоторое время достигают целевой микросхемы и ею обрабатываются за время

TCAC. Далее микросхема отвечает пакетом данных, которому для достижения

контроллера также требуется некоторое время. Пакетам к и от дальних

микросхем требуется для путешествий больше времени, чем ближним, и эта

разница оказывается большей, чем длительность периода синхронизации. Для

того, чтобы контроллер получал ответ на транзакцию чтения от любой

микросхемы через одно и то же число тактов, у микросхем памяти

устанавливают разную задержку данных относительно пакетов команд чтения.

Группы соседних микросхем, у которых программируется одинаковая задержка,

называют доменами синхронизации. В канале может быть несколько доменов

синхронизации.

Транзакции записи являются однонаправленными, и для них таких проблем

синхронизации не возникает. В отличие от стандартных DRAM и SDRAM, где

данные для записи передаются одновременно с адресом колонки, в RDRAM данные

задерживают относительно командного пакета. Эта задержка соответствует

задержке между командами и данными при чтении (на стороне контроллера).

Задержка записи позволяет сократить вынужденные простои шины данных при

переключении с записи на чтение (в SDRAM они равны CAS Latency и длятся 2–3

такта по 10 нс). Контроллер может посылать данные для записи уже в такте,

следующим за последними данными предыдущей транзакции чтения. Однако если

за записью следует чтение, то на шине данных будет вынужденная пауза в 1–5

тактов (коротких, по 2,5 нс!), в зависимости от длины канала. За это время

последние данные записи дойдут от контроллера до самой дальней микросхемы

памяти.

В микросхемах DRDRAM применяется механизм отложенной, или

буферированной записи. Данные для записи сначала помещаются в буфер, из

которого они выгружаются в усилители считывания-записи несколько позже по

явной команде выгрузки (retire) или автоматически. Буфер записи хранит сами

данные, а также номер банка и адрес столбца (но не строки). Выгрузка буфера

производится по приему следующего командного пакета. Буферизация записи

позволяет контроллеру посылать команду записи раньше, что повышает

коэффициент использования шины. Автоматическую выгрузку вызывает любая

команда, за исключением команды чтения, обращенной к той же микросхеме. Эта

оптимизация чтения имеет некоторые побочные эффекты. Если за записью

следует чтение той же микросхемы, то выгрузка буфера будет ожидать

подходящего командного пакета. Выгрузка возможна только в активированный

банк, у которого открыта именно та строка, для которой предназначалась

запись. Приход новых данных записи в невыгруженный буфер приводит к потере

предыдущей записи. Если за командой записи сразу же следует чтение по тому

же адресу, то считаны будут старые данные (новые еще в буфере). Все это

должен учитывать контроллер памяти — в некоторых случаях ему придется

специально вводить пустые команды (перед предзарядом, при цепочке WR-RD-WR

к одной микросхеме), а чтение по адресу предыдущей записи он может

“спрямлять” и через собственный буфер. Предзаряд имеют три механизма

запуска: явный, автоматический и альтернативный.

Конвейерное выполнение операций DRDRAM обеспечивается многобанковой

организацией с отдельными усилителями считывания. Пакеты команд по линиям

ROW и COL могут идти сплошным потоком, при этом на шине может

присутствовать до четырех транзакций. При произвольных обращениях

увеличению производительности способствует большое количество банков,

практически недостижимое в памяти на SDRAM. Банковые зависимости обращений

приводят к необходимости “лишних” предзарядов. Чем больше независимых

банков, тем, в принципе, больше вероятность попадания соседних запросов в

разные банки. При последовательных обращениях чтения (RD) или записи (WR) к

ячейкам, расположенным в различных (несмежных) банках, эффективность

использования полосы шины данных (1600 Мбайт/с) достигает 100%. При цепочке

обращений RD-RD-WR-WR к несмежным банкам одной микросхемы эффективность

будет 76%, а при обращениях к разным микросхемам канала она достигнет 94%.

Регенерация осуществляется по команде, адресуемой к определенному банку

одной или всех микросхем. За период регенерации TREF (32 мс) должны быть

перебраны все строки всех банков. В режимах пониженного потребления

микросхемы осуществляют саморегенерацию.

Средства управления энергопотреблением отключают питание неиспользуемых

узлов. В самом экономичном состоянии — PDN (Power Down) — микросхемы

потребляют мощность в 110 раз меньшую, чем в состоянии STBY (Standby) —

состоянии полной готовности к восприятию пакетов. При этом время доступа к

данным по чтению в состоянии PDN в 250 раз больше, чем в STBY. Есть еще

энергосберегающее состояние NAP, выход из него происходит быстрее, чем из

PDN, но потребление больше.

Микросхемы DRDRAM требуют периодической (раз в 100 мс) подстройки

выходного тока и термокалибровки. Для этих целей имеются специальные

команды, во время которых микросхемы способны сообщать о своем перегреве.

Вспомогательная шина с КМОП-сигналами SCK, CMD и SIO служит для обмена

данными с управляющими регистрами и вывода микросхем из состояний

пониженного потребления (PDN и NAP). Информация по этой шине тоже

передается пакетами.

Управляющие регистры хранят информацию об адресе микросхемы, управляют

работой микросхемы в различных режимах, содержат счетчики регенерации для

банков и строк, параметры настройки временных циклов. В них же можно

прочитать информацию о конкретной микросхеме — организацию, версию

протокола и т.п. В составе управляющих есть и тестовые регистры.

Инициализация памяти включает определения наличия микросхем на шине,

назначение им идентификаторов и программирование их параметров. После

сброса микросхемы не имеют собственных адресов, они назначаются с помощью

специального алгоритма серией обменов по последовательной шине. После

завершения этого “переучета” включается нормальная синхронизация и дается

время для установления режима схем DLL. После двукратной активации и

предзаряда каждого банка каждой микросхемы память готова к определению

доменов синхронизации и назначению каждой микросхеме соответствующих

параметров задержек.

Контроллер памяти является обязательным “фирменным” компонентом ОЗУ на

DRDRAM. В его задачу входит обслуживание микросхем памяти, установленных в

канале, по запросам, поступающим со стороны интерфейса системной шины

компьютера. Часть контроллера, обращенная к каналу, инвариантна к

архитектуре компьютера. Именно она “знает” протокол DRDRAM и является

продуктом фирмы Rambus. Контроллер DRDRAM будет встраиваться в чипсеты для

процессоров P6 (например, i820) и других архитектурных линий.

Модули памяти: SIMM, DIMM, RIMM...

“Ветераны компьютерного движения” помнят, как приходилось поштучно

устанавливать микросхемы в IBM PC/XT или AT-286. Вскоре их догадались

собирать на модулях со штырьковыми выводами — SIPP, а потом перешли на

более удобные SIMM-30. Для совместимости с SIPP иногда SIMM-30 продавали

даже с комплектом штырьков: припаял — и вставляй в гнезда. Модули SIMM-30,

они же “короткие”, имели разрядность 1 байт и содержали 1 банк (реже — 2)

микросхем. Их комплектовали микросхемами FPM DRAM со временем доступа от

300 до 70 нс. Эти модули “дожили” до 486-х компьютеров, где их приходилось

ставить четверками.

“Длинные” модули SIMM-72 имеют 4-байтную организацию: для 486

достаточно одного, а для P5–P6 их уже приходится ставить парами.

Двусторонние модули имеют 2 банка микросхем, но и в этом случае разрядность

данных — 4 байта. Модули могут иметь дополнительные разряды для контроля

четности (Parity) или ECC-контроля, при этом их организация различается. У

модулей с паритетом каждый контрольный разряд по записи привязывается к

своему байту (здесь допускается побайтная запись). При ECC-контроле

побайтная запись не производится, и все контрольные биты могут быть

объединены. Но и здесь нет однозначности организации, и не каждый ECC-

модуль будет работать в конкретной ECC-системе. Правда, в массовых

компьютерах от контроля памяти отказались (ее надежность к тому времени уже

достигла значительных высот). Модули комплектуются микросхемами FPM (уже

редкость) и EDO (больше всех), память с BEDO распространения не получила.

Время доступа — от 80 до 40 нс, объем — 1, 2, 4, 8, 16, 32 и 64 Мбайта.

Модули SIMM-72 в новых системных платах не используются, но их часто

применяют для расширения памяти лазерных принтеров.

Модули DIMM имеют 8-байтную организацию — для P5–P6 достаточно одного

модуля в системе. Свое название они получили за то, что используют ламели

контактов с двух сторон (у SIMM ламели с противоположных сторон

объединены). По организации контрольных бит (если они есть) вариации те же

(в “Энциклопедии” приведено 8 вариантов). Объем — 8, 16, 32, 64, 128, 256

Мбайт. Модули имеют 168 выводов, их первое поколение до нас практически не

дошло. Модули второго поколения могут комплектоваться как EDO DRAM (время

доступа — от 70 до 40 нс), так и SDRAM. Для SDRAM быстродействие указывают

иначе — здесь указывают либо время цикла, либо тактовую частоту (это

взаимообратные величины), а время доступа скрывается за параметром CAS

Latency при определенной частоте. Для обеспечения стабильной работы на

частоте 100 МГц была принята спецификация PC100, которая кроме ограничений

на время цикла для применяемых микросхем регламентирует и правила разводки

проводников. Разрабатывается и спецификация PC133, в которой будут

предъявлены архитектурные требования. Надо заметить, что на частоте 100 МГц

могут работать и “обычные” модули с подходящим быстродействием микросхем,

но проблемы могут появиться при установке в систему нескольких модулей.

Есть еще модули RDIMM SDRAM (Registered DIMM) — разновидность DIMM-168, их

особенность заключается в наличии регистров-защелок в адресных и

управляющих цепях. При этом на 1 такт удлиняется конвейер, но повышается

надежность работы на высоких частотах и допускается установка большего

числа модулей.

Новинка — модули RIMM (Rambus Interface Memory Module). Эти модули, на

вид похожие на обычные модули памяти, специально предназначены для памяти

DRDRAM. У них 30-проводная шина проходит вдоль модуля слева направо, и на

эту шину без ответвлений напаиваются микросхемы DRDRAM. Сигналы интерфейса

модуля соответствуют сигналам канала Rambus, но в их названии имеется еще

приставка L (Left) и R (Right) для левого и правого вывода шины

соответственно. В одном канале может быть до трех слотов под RIMM, и

интерфейсные линии соединяются змейкой. В слоты могут устанавливаться RIMM

различной емкости (сейчас они выпускаются на 64, 128 и 256 Мбайт). В

отличие от SIMM и DIMM, у которых объем памяти кратен степени числа 2,

модули RIMM могут иметь более плавный ряд объемов — в канал RDRAM память

можно добавлять хоть по одной микросхеме. Теперь в памяти появился новый

элемент-пустышка Continuity module. Это как бы модуль RIMM, но без

микросхем памяти, и нужен он для того, чтобы замыкать цепь канала Rambus.

Такая “затычка” должна устанавливаться во все слоты канала, не занятые под

модули RIMM. Если используются не все слоты, то память выгоднее ставить

ближе к контроллеру — она будет работать быстрее (см. предыдущий параграф).

Для малогабаритных систем имеются и малогабаритные модули SO DIMM

(Small Outline DIMM). По организации SO DIMM-72 близки к SIMM-72, SO DIMM-

144 — к DIMM-168, а SO RIMM — это миниатюрный вариант памяти Rambus.

Кроме собственно памяти на модулях DIMM и RIMM устанавливают и средства

идентификации — маленькие микросхемы энергонезависимой памяти EEPROM с

последовательным интерфейсом I2C. По этому интерфейсу чипсет может считать

из EEPROM, что за модуль установлен и каких он требует параметров. Однако

не всякой версии BIOS это интересно знать — через чипсет BIOS может

определить многие параметры своими методами тестирования. Но некоторые

системы отказываются воспринимать модули памяти “без чипа”, так что мелкая

экономия может обернуться проблемами.

Виртуальная память и организация защиты памяти

Концепция виртуальной памяти. Общепринятая в настоящее время концепция

виртуальной памяти появилась достаточно давно. Она позволила решить целый

ряд актуальных вопросов организации вычислений. Прежде всего к числу таких

вопросов относится обеспечение надежного функционирования мультипрограммных

систем.

В любой момент времени компьютер выполняет множество процессов или

задач, каждая из которых располагает своим адресным пространством. Было бы

слишком накладно отдавать всю физическую память какой-то одной задаче тем

более, что многие задачи реально используют только небольшую часть своего

адресного пространства. Поэтому необходим механизм разделения небольшой

физической памяти между различными задачами. Виртуальная память является

одним из способов реализации такой возможности. Она делит физическую память

на блоки и распределяет их между различными задачами. При этом она

предусматривает также некоторую схему защиты, которая ограничивает задачу

теми блоками, которые ей принадлежат. Большинство типов виртуальной памяти

сокращают также время начального запуска программы на процессоре, поскольку

не весь программный код и данные требуются ей в физической памяти, чтобы

начать выполнение.

Другой вопрос, тесно связанный с реализацией концепции виртуальной

памяти, касается организации вычислений на компьютере задач очень большого

объема. Если программа становилась слишком большой для физической памяти,

часть ее необходимо было хранить во внешней памяти (на диске) и задача

приспособить ее для решения на компьютере ложилась на программиста.

Программисты делили программы на части и затем определяли те из них,

которые можно было бы выполнять независимо, организуя оверлейные структуры,

которые загружались в основную память и выгружались из нее под управлением

программы пользователя. Программист должен был следить за тем, чтобы

программа не обращалась вне отведенного ей пространства физической памяти.

Виртуальная память освободила программистов от этого бремени. Она

автоматически управляет двумя уровнями иерархии памяти: основной памятью и

внешней (дисковой) памятью.

Кроме того, виртуальная память упрощает также загрузку программ,

обеспечивая механизм автоматического перемещения программ, позволяющий

выполнять одну и ту же программу в произвольном месте физической памяти.

Системы виртуальной памяти можно разделить на два класса: системы с

фиксированным размером блоков, называемых страницами, и системы с

переменным размером блоков, называемых сегментами. Ниже рассмотрены оба

типа организации виртуальной памяти.

Страничная организация памяти. В системах со страничной организацией

основная и внешняя память (главным образом дисковое пространство) делятся

на блоки или страницы фиксированной длины. Каждому пользователю

предоставляется некоторая часть адресного пространства, которая может

превышать основную память компьютера и которая ограничена только

возможностями адресации, заложенными в системе команд. Эта часть адресного

пространства называется виртуальной памятью пользователя. Каждое слово в

виртуальной памяти пользователя определяется виртуальным адресом, состоящим

из двух частей: старшие разряды адреса рассматриваются как номер страницы,

а младшие - как номер слова (или байта) внутри страницы.

Управление различными уровнями памяти осуществляется программами ядра

операционной системы, которые следят за распределением страниц и

оптимизируют обмены между этими уровнями. При страничной организации памяти

смежные виртуальные страницы не обязательно должны размещаться на смежных

страницах основной физической памяти. Для указания соответствия между

виртуальными страницами и страницами основной памяти операционная система

должна сформировать таблицу страниц для каждой программы и разместить ее в

основной памяти машины. При этом каждой странице программы, независимо от

того находится ли она в основной памяти или нет, ставится в соответствие

некоторый элемент таблицы страниц. Каждый элемент таблицы страниц содержит

номер физической страницы основной памяти и специальный индикатор.

Единичное состояние этого индикатора свидетельствует о наличии этой

страницы в основной памяти. Нулевое состояние индикатора означает

отсутствие страницы в оперативной памяти.

Для увеличения эффективности такого типа схем в процессорах

используется специальная полностью ассоциативная кэш-память, которая также

называется буфером преобразования адресов (TLB translation-lookaside

buffer). Хотя наличие TLB не меняет принципа построения схемы страничной

организации, с точки зрения защиты памяти, необходимо предусмотреть

возможность очистки его при переключении с одной программы на другую.

Поиск в таблицах страниц, расположенных в основной памяти, и загрузка

TLB может осуществляться либо программным способом, либо специальными

аппаратными средствами. В последнем случае для того, чтобы предотвратить

возможность обращения пользовательской программы к таблицам страниц, с

которыми она не связана, предусмотрены специальные меры. С этой целью в

процессоре предусматривается дополнительный регистр защиты, содержащий

описатель (дескриптор) таблицы страниц или базово-граничную пару. База

определяет адрес начала таблицы страниц в основной памяти, а граница -

длину таблицы страниц соответствующей программы. Загрузка этого регистра

защиты разрешена только в привилегированном режиме. Для каждой программы

операционная система хранит дескриптор таблицы страниц и устанавливает его

в регистр защиты процессора перед запуском соответствующей программы.

Отметим некоторые особенности, присущие простым схемам со страничной

организацией памяти. Наиболее важной из них является то, что все программы,

которые должны непосредственно связываться друг с другом без вмешательства

операционной системы, должны использовать общее пространство виртуальных

адресов. Это относится и к самой операционной системе, которая, вообще

говоря, должна работать в режиме динамического распределения памяти.

Поэтому в некоторых системах пространство виртуальных адресов пользователя

укорачивается на размер общих процедур, к которым программы пользователей

желают иметь доступ. Общим процедурам должен быть отведен определенный

объем пространства виртуальных адресов всех пользователей, чтобы они имели

постоянное место в таблицах страниц всех пользователей. В этом случае для

обеспечения целостности, секретности и взаимной изоляции выполняющихся

программ должны быть предусмотрены различные режимы доступа к страницам,

которые реализуются с помощью специальных индикаторов доступа в элементах

таблиц страниц.

Следствием такого использования является значительный рост таблиц

страниц каждого пользователя. Одно из решений проблемы сокращения длины

таблиц основано на введении многоуровневой организации таблиц. Частным

случаем многоуровневой организации таблиц является сегментация при

страничной организации памяти. Необходимость увеличения адресного

пространства пользователя объясняется желанием избежать необходимости

перемещения частей программ и данных в пределах адресного пространства,

которые обычно приводят к проблемам переименования и серьезным затруднениям

в разделении общей информации между многими задачами.

Сегментация памяти. Другой подход к организации памяти опирается на тот

факт, что программы обычно разделяются на отдельные области-сегменты.

Каждый сегмент представляет собой отдельную логическую единицу информации,

содержащую совокупность данных или программ и расположенную в адресном

пространстве пользователя. Сегменты создаются пользователями, которые могут

обращаться к ним по символическому имени. В каждом сегменте устанавливается

своя собственная нумерация слов, начиная с нуля.

Обычно в подобных системах обмен информацией между пользователями

строится на базе сегментов. Поэтому сегменты являются отдельными

логическими единицами информации, которые необходимо защищать, и именно на

этом уровне вводятся различные режимы доступа к сегментам. Можно выделить

два основных типа сегментов: программные сегменты и сегменты данных

(сегменты стека являются частным случаем сегментов данных). Поскольку общие

программы должны обладать свойством повторной входимости, то из программных

сегментов допускается только выборка команд и чтение констант. Запись в

программные сегменты может рассматриваться как незаконная и запрещаться

системой. Выборка команд из сегментов данных также может считаться

незаконной и любой сегмент данных может быть защищен от обращений по записи

или по чтению.

Для реализации сегментации было предложено несколько схем, которые

отличаются деталями реализации, но основаны на одних и тех же принципах.

В системах с сегментацией памяти каждое слово в адресном пространстве

пользователя определяется виртуальным адресом, состоящим из двух частей:

старшие разряды адреса рассматриваются как номер сегмента, а младшие - как

номер слова внутри сегмента. Наряду с сегментацией может также

использоваться страничная организация памяти. В этом случае виртуальный

адрес слова состоит из трех частей: старшие разряды адреса определяют номер

сегмента, средние - номер страницы внутри сегмента, а младшие - номер слова

внутри страницы.

Как и в случае страничной организации, необходимо обеспечить

преобразование виртуального адреса в реальный физический адрес основной

памяти. С этой целью для каждого пользователя операционная система должна

сформировать таблицу сегментов. Каждый элемент таблицы сегментов содержит

описатель (дескриптор) сегмента (поля базы, границы и индикаторов режима

доступа). При отсутствии страничной организации поле базы определяет адрес

начала сегмента в основной памяти, а граница - длину сегмента. При наличии

страничной организации поле базы определяет адрес начала таблицы страниц

данного сегмента, а граница - число страниц в сегменте. Поле индикаторов

режима доступа представляет собой некоторую комбинацию признаков блокировки

чтения, записи и выполнения.

Таблицы сегментов различных пользователей операционная система хранит в

основной памяти. Для определения расположения таблицы сегментов

выполняющейся программы используется специальный регистр защиты, который

загружается операционной системой перед началом ее выполнения. Этот регистр

содержит дескриптор таблицы сегментов (базу и границу), причем база

содержит адрес начала таблицы сегментов выполняющейся программы, а граница

- длину этой таблицы сегментов. Разряды номера сегмента виртуального адреса

используются в качестве индекса для поиска в таблице сегментов. Таким

образом, наличие базово-граничных пар в дескрипторе таблицы сегментов и

элементах таблицы сегментов предотвращает возможность обращения программы

пользователя к таблицам сегментов и страниц, с которыми она не связана.

Наличие в элементах таблицы сегментов индикаторов режима доступа позволяет

осуществить необходимый режим доступа к сегменту со стороны данной

программы. Для повышения эффективности схемы используется ассоциативная кэш-

память.

Терминология

access cycle - цикл обращения - последовательность (иногда ее длительность)

операций устройства памяти между двумя последовательными актами чтения либо

записи. Включает в себя, в частности, все операции, связанные с указанием

адреса информации.

access time - время доступа (иногда ошибочно именуется скоростью) - время,

необходимое на полный цикл обращения к информации, хранящейся по случайному

адресу в чипе или модуле. Нужно иметь в виду, что в реальных условиях

обращение чаще всего происходит не по случайному адресу, что позволяет

использовать сокращенный цикл.

bank – банк. Группа модулей памяти одинаковой емкости, которые должны быть

установлены одновременно, чтобы система могла работать. Количество модулей

равняется отношению ширины системной шины к ширине шины модуля (умноженному

на коэффициент interleave). Некоторые компьютеры способны работать с

неполным банком памяти, но ценой значительного падения быстродействия.

bus - шина. Совокупность линий ввода-вывода, по которым информация

передается одновременно. Ширина и частота шины естественным образом влияет

на пропускную способность. Под главной, или системной шиной понимается шина

между процессором и подсистемой памяти.

cache – кэш. Буфер обмена между медленным устройством хранения данных и

более быстрым. Принцип его действия основан на том, что простой более

быстрого устройства сильно влияет на суммарную производительность, а также

- что с наибольшей вероятностью запрашиваются данные, сохраненные

сравнительно недавно. Поэтому между устройствами помещают небольшой (по

сравнению со всеми хранимыми данными) буфер быстрой памяти, что позволяет

снизить потери быстрого устройства как на записи, так и на чтении

CAS (Column Access Strobe) - регистр обращения к столбцу. Сигнал, поданный

на линию CAS чипа, означает, что через адресные линии вводится адрес

столбца.

chipset - чипсет, набор микросхем материнской платы, реализующих

архитектуру компьютера. Как правило, контроллер памяти входит в состав

чипсета, поэтому зная, какой именно чипсет применен в компьютере, можно

сделать выводы о применяемой памяти.

DDR (Double Data Rate) = SDRAM II

DIMM (Dual In-Line Memory Module) - наиболее современная разновидность форм-

фактора модулей памяти. Отличается от SIMM тем, что контакты с двух сторон

модуля независимы (dual), что позволяет увеличить соотношение ширины шины к

геометрическим размерам модуля. Наиболее распространены 168-контактные DIMM

(ширина шины 64 бит), устанавливаемые в разъем вертикально и фиксируемые

защелками. В портативных устройствах широко применяются SO DIMM.

DIP (Dual In-line Package) - микросхемы с двумя рядами контактов,

расположенными вдоль длинных сторон чипа и загнутых "вниз". Чрезвычайно

распространенная упаковка во времена "до" модулей памяти.

DRAM (Dynamic RAM) - динамическая память - разновидность RAM, единичная

ячейка которой представляет собой конденсатор с диодной конструкцией.

Наличие или отсутствие заряда конденсатора соответствует единице или нулю.

Основной вид, применяемый для оперативной памяти, видеопамяти, а также

различных буферов и кэшей более медленных устройств. По сравнению со SRAM

заметно более дешевая, хотя и более медленная по двум причинам - емкость

заряжается не мгновенно, и, кроме того, имеет ток утечки, что делает

необходимой периодическую подзарядку.

DRAM module - модуль памяти - устройство, представляющее собой печатную

плату с контактами, на которой расположены чипы памяти (иногда заключенное

в корпус), и представляющее собой единую логическую схему. Помимо чипов

памяти может содержать и другие микросхемы, в том числе шунтирующие

резисторы и конденсаторы, буферы, logic parity и т.п.

ECC (Error Checking and Correction) - выявление и исправление ошибок

(возможны другие дешифровки того же смысла) - алгоритм, пришедший на смену

"контролю четности". В отличие от последнего каждый бит входит более чем в

одну контрольную сумму, что позволяет в случае возникновения ошибки в одном

бите восстановить адрес ошибки и исправить ее. Как правило, ошибки в двух

битах также детектируются, хотя и не исправляются. ECC поддерживают

практически все современные серверы, а также некоторые чипсеты "общего

назначения". Надо отметить, что ECC не является панацеей от дефективной

памяти и применяется для исправления случайных ошибок.

EDO (Extended Data Out) - разновидность асинхронной DRAM, очень широко

применявшаяся в последние 2 года. Представляет собой дальнейшее развитие

метода fast page по "конвейерной" схеме - линии ввода-вывода остаются какое-

то время открытыми для чтения данных в процессе обращения к следующему

адресу, что позволяет организовать цикл доступа более оптимально.

fast page - дословно быстрый страничный (режим). Очень старая схема

оптимизации работы памяти, которая основана на предположении, что доступ,

как правило, осуществляется по последовательным адресам. Позволяет наряду с

обычным циклом (RAS, затем CAS), использовать сокращенный, при котором RAS

фиксирован, и соответственно его зарядка не требует времени. На сегодняшний

день fast page - наиболее медленная из реально применяемых организаций

памяти, однако еще сравнительно недавно это был единственный выбор для

систем с контролем четности.

interleave - чередование - способ ускорения работы подсистемы памяти,

основанный, как и многие другие, на предположении, что доступ происходит к

последовательным адресам. Реализуется аппаратно на уровне контроллера и

требует организации банка памяти таким образом, что суммарная ширина шины

модулей превосходит ширину системной шины в k=2n раз (это число называется

коэффициентом interleave и иногда записывается в виде k:1). Таким образом,

каждый банк состоит из k "нормальных" банков. Контроллер распределяет

"нормальное" адресное пространство подсистемы так, что каждый из k

последовательных адресов физически находится в разном банке. Обращение к

банкам организовано со сдвигом по фазе (напомним, что отдельный цикл

обращения может требовать 5 тактов шины и более). В результате при

последовательном обращении к данным за один обычный цикл обращения можно

получить до k обращений в режиме interleave. Реальный выигрыш, разумеется,

меньше, кроме того, interleave заметно увеличивает минимальный размер банка

(как в числе модулей, так и в емкости). В SDRAM interleave реализован на

уровне чипа.

MDRAM (Multibank DRAM) - многобанковая DRAM - разновидность DRAM с

interleave, организованным на уровне чипа, применяется преимущественно в

графических подсистемах.

Rambus DRAM - технология DRAM, разработанная компанией Rambus и позволяющая

создавать память с высокой пропускной способностью (несколько сотен

Mb/сек). Поскольку технология официально поддержана компанией Intel, высока

вероятность того, что эта память будет основной в компьютерах будущего. Тем

не менее, поскольку стандарт не является открытым, а защищен патентом и как

следствие подлежит лицензированию, консорциум major-производителей ведет

разработку конкурирующего стандарта SLDRAM. В настоящее время уже

применяется в видеоподсистемах высокого уровня.

RAM (Random Access Memory) - память со случайным доступом. Любое устройство

памяти, для которого время доступа по случайному адресу равняется времени

доступа по последовательным адресам. В этом смысле термин практически

утратил свое значение, так как современные технологии RAM используют методы

оптимизации последовательного доступа, но в прошлом это действительно было

критерием для отличения устройств, предназначенных для оперативного

хранения небольших объемов данных (в русской традиции - оперативное

запоминающее устройство, ОЗУ) от устройств для постоянного хранения больших

массивов (постоянное или программное ЗУ, ПЗУ).

RAS (Row Access Strobe) - регистр обращения к строке. Сигнал, поданный на

линию RAS чипа, означает, что через адресные линии вводится адрес строки.

RDRAM = Rambus DRAM

ROM (Read-Only Memory) - память без перезаписи - вообще говоря, любое

запоминающее устройство, перезапись информации на котором невозможна в

принципе. В настоящее время термин самостоятельной ценности не имеет,

применяясь иногда в аббревиатурах (CD-ROM), в том числе и для описания

устройств, допускающих перезапись, хотя в основном предназначенных для

чтения (EEPROM).

refresh - подзарядка. Как известно, состоянием ячейки памяти DRAM является

наличие/отсутствие заряда на конденсаторе. Этот заряд подвержен утечке,

поэтому для сохранения данных конденсатор необходимо время от времени

подзаряжать. Это достигается подачей на него время от времени напряжения

(несложная диодная конструкция обеспечивает refresh только тех

конденсаторов, на которых уже есть заряд).

SDRAM (Synchronous DRAM) - синхронная DRAM - название синхронной памяти

"первого поколения", широко применяющейся в настоящее время и имеющей

пропускную способность порядка 100Mb/сек.

SDRAM II - находящийся в стадии разработки SDRAM следующего поколения,

который должен будет поддерживать вдвое большую (200Mb/сек) пропускную

способность.

SGRAM (Synchronous Graphic RAM) - разновидность синхронной видеопамяти.

SIMM (Single In-line Memory Module) - наиболее распространенный в течение

долгого времени форм-фактор для модулей памяти. Представляет собой

прямоугольную плату с контактной полосой вдоль одной из сторон, фиксируется

в разъеме поворотом с помощью защелок. Контакты с двух сторон платы на деле

являются одним и тем же контактом (single). Наиболее распространены 30- и

72-контактные SIMM (ширина шины 8 и 32 бит соответственно).

SIP (Single In-Line Package) - разновидность форм-фактора модулей памяти,

вытеснены SIMM и в настоящее время почти не встречаются. Проще всего

описать их как SIMM, у которого контакты не "наклеены" на плату, а имеют

форму иголок (pin в первоначальном значении этого слова) и торчат в виде

гребенки.

SLDRAM (SyncLink DRAM) - условное название высокоскоростной памяти,

разрабатываемой консорциумом производителей в качестве открытого стандарта

в противовес Rambus DRAM.

SRAM (Static RAM) - статическая память - разновидность RAM, единицей

хранения информации в которой является состояние "открыто-закрыто" в

транзисторной сборке. Используется приемущественно в качестве кэш-памяти 2-

го уровня. Ячейка SRAM более сложна по сравнению с ячейкой DRAM, поэтому

более высокое быстродействие SRAM компенсируется высокой ценой. Несмотря на

низкое энергопотребление, является энергозависимой.

timing diagram - временная диаграмма - количества тактов системной шины,

необходимых для доступа к случайно выбранному адресу и следующим за ним

адресам. Характерные диаграммы для разных типов памяти (в предположении,

что они достаточно быстры, чтобы оптимально взаимодействовать с шиной) - 5-

3-3-3 (fast page), 5-2-2-2 (EDO), 5-1-1-1 (SDRAM).

Литература

«Компьютер-ИНФО» № 17(159) 21 мая 1999 года

«Компьютер-ИНФО» № 18(160) 28 мая 1999 года

«Компьютер-ИНФО» № 20(162) 11 июня 1999 года

«Компьютер-ИНФО» № 21(163) 18 июня 1999 года

«Компьютер-ИНФО» № 23(165) 2 июля 1999 года

Справочные материалы с интернет-сайта

http://www.ixbt.ru

Статья «Серверы корпоративных баз данных» с интернет – сайта

http://hackers.webservis.ru/dse/corp_db/contents.htm

Статья «BIOS Setup: настраиваем подсистему памяти» с интернет-сайта

http://www.fcenter.ru/fc-articles/Technical/fc-articles-2000/20001012-

biossetup.htm

-----------------------

[pic]

Страницы: 1, 2