Разработка программы на Ассемблере

Разработка программы на Ассемблере

Кыргызский Государственный Национальный Университет

Институт Интеграции Международных Образовательных программ

Кыргызско-Американский Факультет Компьютерных Информационных Систем и

ИНТЕРНЕТ (КАФ-ИНТЕРНЕТ)

[pic]

Курсовой проект

(Организация ЭВМ)

тема

Разработка программы на Ассемблере.

Выполнили: студенты группы КИС 2 – 98

Вершинин АА Исманов АА

Проверил: преподаватель Кочетов ОП

Бишкек 2001

СОДЕРЖАНИЕ

ВВЕДЕНИЕ…………………………………………………………………3

АССЕМБЛЕР. ЭТАПЫ РАЗРАБОТКИ ПРОГРАММЫ………………...4

ФОРМАТ КОМАНД И ИХ КЛАССИФИКАЦИЯ ………………………….5

НЕКОТОРЫЕ ОПЕРАТОРЫ, ПРЕДОПРЕДЕЛЁННЫЕ ИМЕНА, ДИРЕКТИВЫ И КОМАНДЫ

АССЕМБЛЕРА 80X86(8088) ……………..7

КОМАНДЫ ПЕРЕСЫЛКИ …………………………………………………11

АРИФМЕТИЧЕСКИЕ КОМАНДЫ ………………………………………..12

ЛОГИЧЕСКИЕ КОМАНДЫ И КОМАНДЫ СДВИГА …………………...14

КОМАНДЫ УПРАВЛЕНИЯ МИКРОПРОЦЕССОРОМ …………………18

ПРИМЕЧАНИЯ………………………………………………………………20

ОБЩИЙ РАЗДЕЛ…………………………………………………………21

1. Технико-математическое описание задачи……….………………….21

2. Требования к функциональным характеристикам…………………..23

3. Требования к техническим и программным средствам………….… 25

1. Обоснования выбора языка программирования……………………. 26

СПЕЦИАЛЬНЫЙ РАЗДЕЛ……………………………………………………………….... 28

2.1. Постановка задачи…………………………………………………….. 28

2.2. Описание структуры программы……………………………….…..… 30

2.3. Описание алгоритма решения задачи………………………….……….32

2.4. Отладка и тестирование……………………………………….………. 34

2.5. Инструкция к пользователю………………………………….……….. 35

2.6. Заключение о результатах проектируемой задачи………….……….. 36

ПРИЛОЖЕНИЕ 1 (Системы счисления)………………………………….. 37

ПРИЛОЖЕНИЕ 2 (Структурная схема микропроцессора)..…………….. 44

ПРИЛОЖЕНИЕ 3 (Основные положения алгебры логики)…….……….. 59

СПИСОК ЛИТЕРАТУРЫ…………………………………………….…. 30

ВВЕДЕНИЕ

В связи с появлением персональных компьютеров мгновенно вырос рынок

аппаратных средств, как грибы росло число производителей, предлагающих свою

продукцию. При этом, покупая то или иное аппаратное средство, производитель

не может (а иногда и не хочет) дать 100% гарантию, что оно исправно.

В связи с этим также стремительно развивался и рынок программных

тестирующих средств. На рынке существует огромное количество отличных

диагностических программ, написанных большими корпорациями: такими как

Symantec inc., APS (Advanced Personal Systems), Microsoft и т.д., но все

существующие диагностирующие программы написаны на языках высокого уровня,

а значит не достаточно быстры и надёжны.

Автор проекта не берётся конкурировать с огромными гигантами по

количеству выполняемых этими программами тестов в силу того, что это

бессмысленно. Была предпринята попытка написать более надежную, быструю

диагностическую программу с использованием машинно-ориентированного языка

программирования – Ассемблер.

АССЕМБЛЕР. ЭТАПЫ РАЗРАБОТКИ ПРОГРАММЫ.

Язык программирования наиболее полно учитывающий особенности "родного"

микропроцессора и содержащий мнемонические обозначения машинных команд

называется Ассемблером. Программа, написанная на Ассемблере называется

исходной программой. Далее остановимся на версии, называемой Турбо

Ассемблер.

Разработка программы на Ассемблере состоит из следующих этапов:

. 1) Составление алгоритма в виде блок-схемы или структурного описания,

. 2) Ввод в ЭВМ текста исходной программы PROG.ASM с помощью редактора

текстов. Имя PROG может быть произвольным, а расширение ASM -

обязательно,

. 3) Перевод (трансляция или ассемблирование) исходной программы в

машинные коды с помощью транслятора TASM.EXE. На этом этапе получается

промежуточный продукт PROG.OBJ (объектный код). Выявленные при этом

синтаксические и орфографические ошибки исправляются повтором пп.2 и

3,

. 4) Преобразование с помощью программы TLINK.EXE объектного кода

PROG.OBJ в выполнимый код PROG.EXE или PROG.COM.

. 5) Выполнение программы и ее отладка начиная с п.1, если встретились

логические ошибки.

[pic]

Текст программы на Ассемблере содержит следующие операции:

. а) команды или инструкции,

. б) директивы или псевдооператоры,

. в) операторы,

. г) предопределенные имена.

Действия обусловленные операциями перечисленными в пп.б,в,г выполняются на

этапе трансляции, т.е. являются командами Ассемблеру. Операции, называемые

командами или инструкциями выполняются во время выполнения программы, т.е.

являются командами микропроцессору.

ФОРМАТ КОМАНД И ИХ КЛАССИФИКАЦИЯ

Инструкция записывается на отдельной строке и включает до четырех полей,

необязательные из которых выделены [ ]:

|[метка:]|мнемоника_команды |[операнд(ы)] |[;комментарий] |

Метка или символический адрес содержит до 31 символа из букв цифр и знаков

? @ . _ $. Причем цифра не должна стоять первой, а точка, если есть должна

быть первой.

Мнемоника - сокращенное обозначение кода операции (КОП) команды, например

мнемоника ADD обозначает сложение (addition).

Операндами могут быть явно или неявно задаваемые двоичные наборы, над

которыми производятся операции.Операнды приводятся в одной из четырех

систем счисления и должны оканчиваться символом b(B), o(O), d(D), h(H) для

2, 8, 10 или 16-ной СС. К шестнадцатиричному числу добавляется слева ноль,

если оно начинается с буквы.

Система команд может быть классифицирована по трем основным признакам -

. длина команды или число занимаемых ею байтов,

. функциональное назначение и

. способ адресации.

Для МП 1810ВМ86 (8086) команда занимает от одного до шести байтов. Первым

байтом команды всегда является код операции, например код команды INT XXh

равен CD(HEX).

По функциональному признаку инструкции можно разбить на пять больших групп:

. 1) команды пересылки данных,

. 2) арифметические команды,

. 3) логические команды,

. 4) команды переходов и

. 5) команды управления.

Существует пять основных способов адресации:

. регистровая,

. непосредственная,

. прямая,

. косвенная и

. стековая.

Большинство остальных способов адресации являются комбинациями или

видоизменениями перечисленнных.

В первом случае операнд(ы) располагаются в регистрах микропроцессора (МП),

например по команде MOV AX,CX пересылается содержимое CX в AX.

При непосредственной адресации операнд располагается в памяти

непосредственно за КОП, инструкция MOV AL,0f5h записывает число 245(f5) в

регистр AL.

В случае прямой адресации за КОП следует не сам операнд, а адрес ячейки

памяти или внешнего устройства, например команда IN AL,40h вводит байт

данных из внешнего устройства с адресом 40h.

Косвенная адресация отличается от регистровой тем, что в регистре хранится

адрес операнда, т.е. по команде MOV AL,[BX] в аккумулятор al будет записано

число из ячейки памяти с адресом, хранящимся в регистре BX.

Стековая адресация производится к операндам расположенным в области памяти,

называемой стек.

НЕКОТОРЫЕ ОПЕРАТОРЫ, ПРЕДОПРЕДЕЛЁННЫЕ ИМЕНА, ДИРЕКТИВЫ И КОМАНДЫ

АССЕМБЛЕРА 80X86(8088)

ПРЕДОПРЕДЕЛЕННЫЕ ИМЕНА

1. $ - программный счетчик. Этот символ отмечает текущий адрес в текущем

сегменте. Полезен при определении длины цепочек байтов или строк.

text DB 'This string has NN letters'

NN = $ - text; NN = длине строки text (количеству байтов

в этой строке). Не путать часть строки '..NN..' и константу NN!

2. @data - адрес начала сегмента данных.

....

mov ax,@data

mov ds,ax;

в сегментном регистре DS теперь адрес сегмента данных.

3. ??date, ??time, ??filename - эти имена во время трансляции заменяются,

соответственно на текущие дату, время и имя файла в формате ASCII.

ОПЕРАТОРЫ

1. () - скобки, определяют порядок вычислений

2. [] - например [BX] означает содержимое ячейки памяти с адресом в

регистре bx. Признак косвенной адресации.

3. +, -, *, / - операторы сложения, вычитания, умножения и деления.

mov ax, (2 * 3 + 8 / 2) - 2; в регистр ax будет помещено число 8.

4. MOD - деление по модулю. Даёт остаток.

5. SHL,SHR - сдвиг операнда влево, вправо.

mov si, 01010101b SHR 3; в регистр SI будет загружено число 0Ah

(00001010).

6. NOT - побитовая инверсия.

7. AND,OR,XOR - операции "И","ИЛИ","ИСКЛ.ИЛИ".

mov dl, (10d OR 5d) XOR 7d; (dl) будет равно 8.

8. : - переназначение сегмента.

mov dl,[es:bx]; поместить в dl байт данных из сегмента es и отстоящий от

его начала на (bx) байтов (смещение).

9. OFFSET - оператор получения смещения адреса относительно начала сегмента

(то есть количества байтов от начала сегмента до идентификатора адреса).

mov bx, OFFSET table

ДИРЕКТИВЫ (ПСЕВДООПЕРАТОРЫ)

1. : - определяет близкую метку (в пределах сегмента).

jmp lbl .... ....

lbl: ....

2 . = - присваивает символическому имени значение выражения.

videoram = 0B800h; присвоение videoram = 0B000h;

3. .CODE - определяет начало кодового сегмента, то есть сегмента, где

располагаются коды программы.

4. .DATA - определяет начало сегмента данных.

5. DB,DW - директивы резервирующие один или несколько байтов: DB, или одно

или несколько слов: DW.

....

.DATA

fibs DB 1,1,2,3,5,8,13

rus DB 'Турбо Ассемблер'

buf DB 80 DUP(0);резервируется 80 байтов,каждый обнуляется

int DW 65535;в двух байтах располагается число FFFFh.

Array DW 100 DUP (0);резервируется 100 слов

6. END - обозначает конец программы.

....

.CODE

MyPROG:....; точка входа (начало программы).

....; команды программы

....

END MyPROG

7. ENDM - окончание блока или макроопределения

8. ENDP - обозначает конец подпрограммы.

9. EQU - присваивает символическому имени или строке значение выражения.

BlkSize EQU 512

BufBlks EQU 4

BufSize EQU BlkSize * BufBlks

10. LABEL - определяет метку соответствующего типа.

....

.DATA

m_byte LABEL BYTE;метка m_byte типа BYTE позволяет теперь

m_word DW 0;иметь доступ отдельно к каждому байту данных

.CODE;m_word типа WORD

....

mov [m_word],0204h

add [m_byte],'0';теперь в m_word хранится код

add [m_byte+1],'0';3234h,ASCII код '0' равен 30h

11. LOCAL - определяет метки внутри макроопределений как локальные и в

каждом макрорасширении вместо них ассемблер вставляет уникальные метки:

??XXXX, где XXXX = (0000...FFFF)h. Почему ??XXXX ? Да потому что никому не

должно прийти в голову начинать символическое имя с ??, и транслятор смело

может генерировать метки не боясь совпадений.

12. MACRO - задает макроопределение.

Swap MACRO a,b; a,b - параметры макро (ячейки памяти)

mov ax,b;данное макрооопределение позволяет делать

mov bx,a;обмен данными между ячейками памяти, в

mov a,ax;отличие от команды xchg ;

mov b,bx;нельзя mov a,b;

ENDM

Вызов этого макроса производится командой: Swap m,n

13. .MODEL - определяет размер памяти под данные и код программы.

.MODEL tiny;под программу,данные и стек отводится один общий сегмент

(64 Kb).

14. PROC - определяет начало подрограммы.

Print PROC NEAR

;здесь команды подпрограммы

Print ENDP

....

call Print;вызов подпрграммы.

15. .STACK - определяет размер стека.

.STACK 200h; выделяет 512 байтов для стека.

16. .RADIX base - определяет систему счисления по умолчанию, где base -

основание системы счисления: 2, 8, 10, 16.

.RADIX 8

oct = 77; oct равно 63d.

17. ; - начало комментария.

КОМАНДЫ ПЕРЕСЫЛКИ

1. MOV DST,SRC; переслать (SRC) в (DST). Здесь и далее содержимое регистра,

например регистра AL будет обозначаться - (AL) или (al), а пересылка в

комментарии будет обозначаться знаком FF, то адрес порта

указывается косвенно, через содержимое регистра DX (специальная функция

регистра общего назначения).

in al,0a5h;ввести в AL байт данных из ВУ с адресом порта A5h ....

mov dx,379h;ввести в аккумулятор AL байт данных из

in al,dx;внешнего устройства с адресом порта 379h

7. OUT PORT, ACCUM; переслать из аккумулятора AL или AX байт или слово в ВУ

с символическим адресом PORT.

out 0ffh,al;

....

mov dx,37Ah;переслать слово данных из AX в ВУ с адре-

out dx,ax;сом порта 37Ah

8. LEA RP,M; загрузить в регистр RP эффективный адрес (смещение) ячейки

памяти с символическим адресом M.

lea di, rus; аналог этой команды - mov di, OFFSET rus.

АРИФМЕТИЧЕСКИЕ КОМАНДЫ

1. ADD DST, SRC; сложить содержимое SRC и DST и результат переслать в DST.

add al, [mem_byte]; mem_byte однобайтовая ячейка памяти

add [mem_word], dx; mem_word двухбайтовая ячейка памяти

add ch,10001010b;

2. INC DST; увеличить (DST) на 1 (инкремент (DST)).

inc si; (SI) SRC 0/1 0 0 0

DST = SRC 0 0 1 0

DST < SRC 0/1 1 0 1

0/1 - означает, что флаг может быть равен 0 или 1 в зависимости от значений

операндов. Флаги OF и SF имеют смысл при операциях со знаковыми числами, CF

для беззнаковых чисел. Флаг переполнения OF устанавливается в 1, если в

результате операции сложения или вычитания значения переноса в старшиий

двоичный разряд и из старшего двоичного разряда не совпадают. По другому

определению OF принимает значение 1, если результат превышает диапазон

представления соответствующих чисел. Пусть DST > SRC и оба являются

однобайтовыми числами, тогда:

DST: 1. (+127) 2. (+127)

SRC: - (+2) - (-2)

------- -------

(+125) (OF)=0 (+129)? (OF)=1

Во втором примере результат превышает диапазон: -128 +128 (или -127 ???)

/ / :

0 1 :

Перенос в бит D7 равен 1, а из бита D7 = 0, в результате сложения чисел

(OF) = 1, (CF) = 0, (ZF) = 0, (SF) = 1, (PF) = 0, (AF) = 1. Остальные три

флага будут рассмотрены далее. Содержимое регистра признаков называется

также словом состояния процессора(программы) и обозначается PSW.

ОРГАНИЗАЦИЯ ПАМЯТИ И ВЫЧИСЛЕНИЕ АДРЕСА

МП 8086 имеет 20-ти разрядную шину адреса ША, позволяющую обращаться к 2^20

или примерно к одному миллиону ячеек памяти. 16-ти битовая шина данных ШД

может пересылть информацию байтами или словами. Память обычно организована

в виде линейного одномерного массива байтов, причем два соседних байта

могут рассматриваться как слово. Все мегабайтное пространство памяти

условно делится на 16 сегментов объемом по 64Kb. Микропроцессору доступны в

каждый момент четыре - кодовый сегмент, где хранится программа, стековый

сегмент, сегмент данных программы и дополнительный сегмент данных.

Начальные адреса этих сегментов хранятся в регистрах CS,SS,DS и ES. Так как

эти регистры 16-ти битовые, а все адресное пространство 20-ти битовое, то

МП начальный сегментный адрес в 20-ти битовом сумматоре сдвигает на четыре

бита влево (эквивалентно умножению на 16) и складывает с содержимым одного

из регистров (IP,SP,DI,SI).

Полученное число называется физическим адресом. Например, извлекая из

памяти очередной байт кода программы МП формирует физический адрес по

формуле: Физический адрес = (IP) + (CS) * 16, где (IP) - смещение,

эффективный или исполнительный адрес, (CS) - сегментный адрес, а (CS) * 16

- называется начальным сегментным адресом. Организация памяти приведена на

рис.2.

[pic]

8.4 ПРОЦЕССОРНЫЙ БЛОК (ПБ )

включает микропроцессор, стабилизируемый кварцем генератор импульсов, два

устройства для формирования адресных и управляющих сигналов и

двунаправленный буфер шины данных. Схема ПБ представлена на рис.3. Для

уменьшения общего количества выводов МП, по некоторым из них в разные

моменты передаются разные сигналы, поэтому младшие 16 линий адреса и шина

данных совмещены (мультиплексированы).

Конденсатор C до включения питания разряжен. В начальный момент времени t0

подается напряжение питания на выводы (+). Начиная с этого момента времени

на входе ~RES действует логический 0 до момента t1, когда напряжение на

конденсаторе C достигнет порогового значения логической 1. В течение

интервала t0..t1 выходной сигнал RESET имеет активный уровень лог.1.

Микропроцессор переводится в исходное состояние. При этом в регистр CS

записывается код FFFFh, а в регистр IP код 0000h.

Когда C зарядится и сигнал ~RES станет "1", на входе RESET микропроцессора

сигнал снизится до пассивного уровня. Начинается основной цикл работы. МП

извлекает из ячейки памяти с адресом FFFF:0000 первый байт команды, который

чаще всего является кодом безусловного перехода к тому месту в памяти, где

находится начало программы. В процессе работы можно перезапустить МП с

помощью кнопки SW. Конденсатор C разряжается до нуля и процесс запуска

повторяется. МП может работать в двух режимах в максимальном и минимальном.

Минимальный режим ограничивает адресуемый объем памяти до 64Kb. В

большинстве приложений в приборостроении такого объема достаточно, поэтому

сигнал ~MX/MN = 1. Формирователи сигналов ШУ,ША и ШД (шины управления

адреса и данных), выполнены на элементах ИЛИ, регистрах и шинных

формирователях и служат также для увеличения мощности этих сигналов.

Генератор G формирует последовательность импульсов CLK, называемых

тактовыми. Выполнение команды производится в течение интервалов времени,

называемых циклами. Если в цикле есть обращение к памяти или к внешним

устройствам, то он называется циклом шины. Цикл шины содержит 4

обязательных такта T1 ... T4.

В такте T1 микропроцессор передает по совмещенной шине адрес/данные адрес

ячейки памяти или внешнего устройства (ВУ), подключенного к шинам ШУ,ША и

ШД. В такте T2 производится выбор направления обмена данными с памятью или

ВУ, а в тактах T3,T4 - передача данных. Если ЗУ (запоминающее устройство)

или ВУ медленные, то на вход готовности RDY посылается сигнал RDY = 0, по

которому МП вставляет циклы ожидания TW, до тех пор, пока не будет

установлена готовность ВУ или ЗУ (RDY = 1). Если в цикле нет обращения к

шине, то МП формирует холостые циклы TI.

Для разделения сигналов совмещенной шины адрес/данные ШАД(AD15..0) их

необходимо "демультиплексировать" с помощью регистра защелки адреса RG и

двунаправленного буфера BD. При обращении к памяти (в том числе при выборке

команды) микропроцессор передает по ШАД адрес ячейки памяти. Этот адрес

записывается в D-триггеры регистра RG сигналом ALE генерируемым

микрпроцессором в этот момент и поступающим на синхровходы D-триггеров.

Адрес в регистре сохраняется на время последующей передачи данных. Следом

по ШАД передаются, либо данные от микропроцессора к ВУ или ЗУ, либо в

обратном направлении. МП должен, во-первых, обеспечить правильное

направление передачи буфера BD и , во-вторых, открыть (разрешить)

тристабильные элементы буфера для передачи данных. Первую задачу решает

сигнал МП ~DT/R (~DT/R=0 передача данных от МП - Transmit, ~DT/R=1 прием

данных МП - Receive).

Вторая задача решается генерацией МП сигнала ~DEN (Data Enable). Чтение или

ввод данных в один из регистров МП осуществляется с помощью инверсных

сигналов шины управления (ШУ): ~MEMR (чтение из памяти),~IOR (ввод из ВУ),

называемыми еще стробами чтения. Запись или вывод данных из МП по шине

данных сопровождается стробами записи ~MEMW (запись в память (ЗУ)), или

~IOW (вывод во внешнее устройство (ВУ)). Четверка стробов, которые являются

основными сигналами шины управления, формируется из сигналов чтения, записи

(~RD,~WR) и сигнала M/~IO, определяющего к чему производится обращение : к

ЗУ или ВУ. Формирование этих сигналов производится с помощью простой

комбинационной схемы, содержащей 4 элемента ИЛИ и один инвертор.

8.5 МИКРОПРОЦЕССОРНАЯ СИСТЕМА С ТРЕМЯ ШИНАМИ

Работой всех устройств подключаемых к процессорному блоку управляет

дешифратор DC, к входам которого подводятся линии шины адреса. Обычно

дешифраторов бывает несколько. Если используется не все адресное

пространство для памяти и ВУ, то на дешифратор заводятся не все линии

адреса, чаще всего несколько старших разрядов ША. Например, если на DC

завести 4 линии A19..A16, то все адресное пространство будет разбито на

неперекрывающиеся блоки по 2^20 / 2^4 = 64Кб, принадлежащие каждому из 16-

ти (2^4 = 16) устройств ЗУ или ВУ, подключенных к шинам (на рис.4 показаны

7 устройств). Часть из них могут использовать все отводимое им адресное

пространство, например ПЗУ и ОЗУ, другие только несколько адресов.

[pic]

Типовая МПС, показанная на схеме содержит:

микросхему программируемого периферийного интерфейса ППИ (PPI или IOP), к

которой через три 8-битовых независимых канала PA,PB и PC можно подключать

периферийные устройства, например принтер, клавиатуру, 8-ми сегментный

дисплей или ЦАП и АЦП. Через ППИ может производиться обмен данными с

другими МПС или ЭВМ.

Ввод с клавиатуры и вывод на дисплей могут производиться специальными

микросхемами.

Связь с удаленными устройствами или абонентами сетей может осуществляться с

помощью универсального асинхронного последовательного приемо-передатчика

УАПП-UART (программируемый связной интерфейс ПСИ-PCI или IOS). К выводам

RxD - приемник и TxD - передатчик через линию связи подключаются передатчик

и приемник другого абонента или устройства. Если связь производится через

модем, то доступны любые сети.

Для формирования точных, различных по частоте и длительности сигналов, в

т.ч. и звукового диапазона используется программируемый интервальный таймер

ПИТ-PIT, имеющий три независимых 16-ти разрядных двоичных счетчика.

Задержка, длительность или частота выходного сигнала каждого счетчика

кратна 3..65535 периодам входного сигнала.

Если в системе используется режим прерывания выполнения основной программы

внешними устройствами, требующими безотлагательного вмешательства

микропроцессора, то может применяться программируемый контроллер прерываний

ПКП - PIC (устройство собирающее заявки на обслуживание от ВУ с входов

IRi). Подробно прерывания будут рассмотрены ниже.

Обмен данными между МП и ЗУ или одним из ВУ возможен только при появлении

на выходе дешифратора DC единственного сигнала ~CS = 0, поступающего на то

устройство с которым будет производиться запись или чтение байта данных.

Остальные (невыбранные) устройства будут в пассивном состоянии, т.к. их

сигналы ~CS = 1. Байт информации на ШД считывается ВУ, ЗУ или МП в строго

ограниченном интервале времени во время действия одного из управляющих

сигналов чтения/записи (~MEMR, ~MEMW) из памяти или в память, или во время

действия одного из сигналов управления вводом/выводом (~IOR, ~IOW) в/из ВУ.

Быстрый обмен данными может производиться с помощью устройства прямого

доступа к памяти ПДП (DMA).

8.6 СТЕК

Область памяти с упрощенной схемой адресации, к которой МП обращается по

принципу "последним вошел - первым вышел" (LIFO). Байты программы в

оперативной памяти располагаются последовательно по нарастающим адресам.

Стек заполняется по последовательно убывающим адресам. Во избежание

перекрытия этих двух областей памяти стек обычно располагается в старших

адресах. Начальный адрес стека, называемый дном (bottom) записывается в

регистр SP командой MOV SP,0fffeh. Вместо 0fffeh - адрес предпоследнего

байта сегмента, может быть другое значение, но выравненное по двухбайтовым,

т. е. четным адресам. Текущее значение содержимого SP называется, также

адресом вершины стека (top). Если адрес вершины совпадает с адресом дна -

стек считается пустым. Рассмотрим механизм помещения в стек и извлечения из

него данных на примере команд PUSH AX и POP BX. Пусть начальное значение

аккумулятора AX равно 874c.

[pic]

Команда PUSH выполняется в четыре этапа:

. Адрес в SP уменьшается на 1: (SP) <-- (SP) - 1.

. По этому адресу помещается старший байт 87: ((SP)) <-- (AH).

. Содержимое SP снова уменьшается на 1: (SP) <-- (SP) - 1.

. По полученному адресу загружается младший байт 4c: ((SP)) <-- (AL).

Действие команды POP аналогично описанному процессу, но в происходит в

обратном порядке:

. (BL) <- ((SP)),

. (SP) <- (SP) + 1,

. (BH) <- ((SP)),

. (SP) <- (SP) + 1.

Байты в стек помещаются по правилу "старший байт по старшему адресу" . На

рис.7 показан пустой стек до выполнения команды PUSH AX и после ее

выполнения, а на рис.8 после выполнения команды POP BX.

Преимущество стека в том, что программисту не нужно заботиться об

абсолютных значениях адресов переменных, но в этом таится и опасность, если

текущее содержимое указателя стека будет потеряно, при неаккуратных

действиях программиста, то работа компъютера станет непредсказуемой и он,

как говорят в таких случаях, "зависнет". В программах стек используется

для:

1) сохранения и извлечения адреса возврата из подпрограмм командами

ассемблера CALL и RET (IRET),

2) хранения локальных переменных,

3) передачи фактических параметров подпрограммам (трансляторами с языков

высокого уровня),

4) временного хранения содержимого регистров фоновой программы при ее

прерывании.

8.7 СПОСОБЫ ВВОДА-ВЫВОДА

Обмен данными между ЭВМ и ВУ или ЗУ называется вводом-выводом (ВВ).

Существует четыре основных способа ВВ.

. Программный ВВ

. ВВ по прерываниям

. Прямой доступ к памяти (ПДП) или DMA

. Транзакции (MCS-96)

В первых двух случаях в обмене данными участвует микропроцессор. В режиме

ПДП функции управления обменом берет на себя специальное устройство -

контроллер ПДП, причем МП в это время в обмене данными не участвует. В 4-ом

способе пересылки производятся параллельно с работой МП периферийным

сервером транзакций.

8.7.1 ПРОГРАММНЫЙ ВВОД-ВЫВОД

Для внешних устрйств выделяеся адресное пространство, либо не входящее в

состав ЗУ, либо являющееся его частью. Следовательно программный ВВ может

быть двух типов:

. с помощью команд ассемблера ввод (IN) и вывод (OUT)

. с использованием всех команд пересылки ассемблера (MOV, LODSB,..).

В пределах 64K блока карта распределения памяти для первого случая показана

на рис.5 слева.

[pic]

В пределах интервала 0000 ...XXXX адреса ВУ и ЗУ пересекаются. Поэтому для

однозначного обращения к ячейкам памяти или ВУ в процессорном блоке

формируются управляющие пересылкой стробирующие импульсы - ~IOR,~IOW для

ввода или вывода данных во внешнее устройство и ~MEMR,~MEMW для чтения или

записи в память.Емкость ЗУ для размещения программ и данных не уменьшается.

Карта распределения памяти для второго случая показана на рис.5 справа. Под

внешние устройства выделяется часть адресного пространства ЗУ. Емкость ЗУ

уменьшается на количество адресов отводимых для ВУ. Второй способ позволяет

адресоваться к ВУ с помощью всех команд оперирующих с памятью. Основное

достоинство программного ВВ в простоте. Но при выполнении ввода, например с

клавиатуры, МП затрачивает до 99,99..% времени на ожидание, не выполняя при

этом другой полезной работы. Избавиться от этого недостатка позволяет ВВ по

прерываниям.

8.7.2 ВВОД-ВЫВОД ПО ПРЕРЫВАНИЯЮ

В общем случае прерывания могут вызываться

. внешнними устройствами (внешние прерывания),

. командами прерываний (программные прерывания)

. автоматически самим МП (внутренние прерывания), например при попытке

деления на 0.

В этом разделе будут рассмотрены внешние прерывания. Работу МП можно

разделить во времени между двумя независимыми программами: фоновой, которая

выполняет основную задачу и программой ВВ данных. Когда ВУ подготовит

данные для передачи, оно посылает сигнал запроса на прерывание

непосредственно на вход МП INTR или в специальное устройство - контроллер

прерываний. В процессе обслуживания прерывания выполняются следующие

действия:

1. ВУ самостоятельно, либо через контроллер прерываний посылает сигнал

прерывания INT(R) на одноименный вход МП;

2. МП завершает выполнение текущей команды и,если преывания разрешены

командой ассемблера STI(EI для 8085), то подтверждает разрешение сигналом

ШУ -INTA;

3. В МП по ШД передается тип(номер) прерывания - N;

4. Содержимое PSW, а также CS,IP (адрес возврата), скорректированное с

учетом сброса очереди помещается в стек;

5. Сбрасываются флаги IF (флаг разрешения прерываний) и TF (флаг

трассировки), причем т.к. (IF) = 0 дальнейшие прерывания запрещаются;

6. В IP загружается содержимое двух байтов с начальным адресом 4*N, а в CS

- содержимое следующих двух байтов . Эти 4 байта называются вектором

(указателем) прерывания.

7. Начинает выполняться подпрограмма - обработчик прерывания.

INT_SUBR:

STI

PUSH AX

....; здесь

....; команды

MOV AL,5; обработчика

....; прерывания

....

POP AX

IRET

Если допускаются вложенные прерывания, то вначале помещается команда STI-

разрешение преываний, запрещенных в п.5. Инструкции push и pop сохраняют и

восстанавливают содержимое регистров фоновой задачи, если эти же регистры

используются и обработчиком прерывания (в примере регистр AX).

8. Команда IRET извлекает из стека адрес возврата - IP,CS и содержимое PSW;

9. МП прдолжает работу с адреса возврата. При выполнении программных

прерываний по команде INT N действия выполняются с п.3. N находится в

пределах 0 <= N <= 255, поэтому четырехбайтовые вектора прерываний занимают

первые 1024 байта памяти.

8.7.3 ПРЯМОЙ ДОСТУП К ПАМЯТИ (ПДП) И ТРАНЗАКЦИИ

Обмен большим количеством байтов, между ВУ (например дисковым накопителем)

и памятью с помощью предыдущих двух методов малоэффективен, т.к. обмен

происходит по цепочке: ВУ - аккумулятор (AX или AL) - память или наоборот.

В режиме ПДП при поступлении запроса от ВУ на вход HOLD, МП разрешает обмен

выходным сигналом HLDA. Микропроцессор на время обмена отключается от ШУ,ШД

и ША переводя их в третье состояние по входам ~OE буферных элементов

сигналом ~BUSEN = 1 .Специальная микросхема (контроллер ПДП) использует

освободившиеся шины для высокоскоростного прямого обмена ВУ - память.

Скорость обмена достигает многих мегабит/сек.

[pic]

На рис.6 показан процесс выполнения основной (фоновой) программы -

интервалы времени (начало..t1, t2..конец) и выполнение процедуры передачи

массива данных, на рисунке этот отрезок времени обозначен двойной линией.

На диаграмме (А) ЭВМ задействована только для передачи (отрезок t1..t2), в

остальное время компьютер бездействует. Во втором варианте - диаграмма (Б),

код программы передачи жестко встроен в фоновую задачу. В третьем варианте

(В) передача массива оформлена в виде подпрограммы прерывания, причем если

запроса на прерывание не поступит,то суммарное время на выполнение фоновой

программы уменьшится на t2-t1. При использовании режима ПДП сохраняются

преимущества метода прерывания, время на передачу сокращается - диаграмма

(Г), но фоновая задача по прежнему прерывается. В последнем случае передача

данных производится почти без нарушения хода программы параллельно во

времени (Д). Транзакции реализованы в некоторых семействах однокристальных

микроЭВМ например в MCS-96.

ЗАДАЧИ И УПРАЖНЕНИЯ

Одна подпрограмма вызывает другую.Укажите короткий адрес возврата из

вложенной прoцедуры.

[pic]

Пояснение : Вложенная подпрограмма это подпрограмма, которая вызывается из

другой подпрограммы. Вызов подпрограммы сопровождается помещением в стек

адреса возврата. Стек заполняется начиная с дна. Короткий адрес -

двухбайтовый адрес в пределах одного кодового сегмента. Байты в стек

помещаются по правилу "старший байт по старшему адресу". Теперь нетрудно

ответить на предложенный вопрос: 4dba.

В тексте программы следуют подряд команды: PUSH AX; PUSH CX; POP DX; POP

BX. Чему будет равно содержимое регистра BH? Рисунок стека соответствует

промежуточному состоянию (до выполнения команд POP).

[pic]

Пояснение : В стек дважды что-то помещается и дважды что-то извлекается,

причем последние два байта помещаются в регистр BX. Перефразируя правило

"последним вошел - первым вышел" в "последним вышел - первым вошел", придем

к выводу, что содержимое AX засылается в регистр BX. Команда PUSH AX

помещает два байта в стек по правилу "старшая половина двухбайтового

регистра - по старшему адресу". Ответ: c9

В тексте программы следуют подряд команды: POP AX; POP DX. Чему будет равно

содержимое регистра DL?

[pic]

Ответ: 4c

На временных диаграммах внизу приведены управляющие сигналы на выходах

микропроцессора (без сохpанения точных вpеменных пpопоpций). Что

осуществляется в момент времени отмеченный знаком + ? Чтение данных из

памяти, запись данных в память вывод данных в порт, ввод данных из порта,

ничего из указанного выше.

Пояснения : Если ~DEN=0 (разрешение данных) возможно 4 случая (для

приведенных диаграмм): 1) M/~IO = 0, ~RD = 0 активны сигналы ввод/вывод

(~IO) и чтение-ввод (~RD). 2) M/~IO = 0, ~WR = 0 активны сигналы ввод/вывод

(~IO) и запись-вывод(~WR). 3) M/~IO = 1, ~RD = 0 активны сигналы обращения

к памяти(M) и чтение-ввод(~RD). 4) M/~IO = 1, ~WR = 0 активны сигналы

обращения к памяти(M) и запись-вывод(~WR).

Ответ: Вывод данных в порт.

Приложение № 3

ОСНОВНЫЕ ПОЛОЖЕНИЯ АЛГЕБРЫ ЛОГИКИ

В отличие от аналоговых электронных устройств, в цифровых устройствах (ЦУ)

входные и выходные сигналы могут принимать ограниченное количество

состояний. В соответствии с логическим соглашением (ГОСТ 2.743-82), в

зависимости от конкретной физической реализации элементов ЦУ, более

положительному значению физической величины, "H" - уровень, соответствует

состояние "логическая 1", а менее положительному значению ,"L - уровень" -

"логический 0". Такое соглашение называется положительной логикой. Обратное

соотношение называется отрицательной логикой. В ГОСТ'е 19480 - 89 даны

наименования, определения и условные обозначения основных параметров и

характеристик цифровых микросхем.

Теоретической основой проектирования ЦУ является алгебра-логики или булева

алгебра, оперирующая логическими переменными. Для логических переменных,

принимающих только два значения,существуют 4 основных операции. Операция

логическое "И" (AND) конъюнкция или логическое умножение, обозначается *

или /\. Операция логическое "ИЛИ" (OR), дизъюнкция или логическое сложение,

обозначается + или \/ . Операция логическое "НЕ" (NOT), изменение значения,

инверсия или отрицание, обозначается чертой над логическим выражением.

Инверсия иногда будет в тексте обозначаться знаком " ~ ". Операция

эквивалентности обозначается "=" . Следующие соотношения являются

аксиомами.

|(1)|0 + 0 = 0 | |1 * 1 = 1 |(1'|

| | | | |) |

|(2)|1 + 1 = 1 | |0 * 0 = 0 |(2'|

| | | | |) |

|(3)|1 + 0 = 0 + 1 = 1 | |0 * 1 = 1 * 0 = 0 |(3'|

| | | | |) |

|(4)|~1 = 0 | |~0 = 1 |(4'|

| | | | |) |

Из (1, 2) и (1',2') следует: x + x = x и x * x = x. (5)

Из (1, 3) и (2',3') следует: x + 0 = x и 0 * x = 0. (6)

Из (2, 3) и (1',3') следует: 1 + x = 1 и x * 1 = x. (7)

Из (3) и (3') следует: x +~x = 1 и~x * x = 0. (8)

Из (4) и (4') следует: ~(~x) = x.

(9)

И, наконец, из (1,1'), (2,2'), (3,3') и (4,4') следует:

~( x0+x1 ) = ~x0 * ~x1 и ~( x0 * x1) = ~x0 + ~x1 . (10)

Последние выражения (10) называют принципом двойственности или теоремой Де

Моргана (инверсия логической суммы равна логическому произведению инверсий

и наоборот). Соотношения двойственности для n переменных, часто записывают

в виде:

~(x1 + .. + xn) = ~x1 * . .* ~xn и

~(x1 * .. * xn) = ~x1 + .. + ~xn

(11)

На функции И и ИЛИ распространяются обычные алгебраические законы -

переместительный, сочетательный и распределительный, которые легко

доказываются методом перебора: x1 op x0 = x0 op x1 - переместительный, x2

op x1 op x0 = (x2 op x1) op x0 - сочетательный и x2*(x1+x0) = (x2*x1) +

(x2*x0) и x2 + (x1*x0) = (x2+x1) * (x2+x0) - распределительный, где

операция op может быть, либо И, либо ИЛИ. Наряду с тремя основными

логическими функциями, называемыми также переключательными, существуют и

другие.

1.2 ПЕРЕКЛЮЧАТЕЛЬНЫЕ ФУНКЦИИ

Для n - логических переменных (аргументов) существует 2n их комбинаций или

двоичных наборов. На каждом таком наборе может быть определено значение

функции 0 или 1. Если значения функции отличаются хотя бы на одном наборе,

функции - разные. Общее число переключательных функций (ПФ) от n аргументов

равно N=22n. Для n=2, N=16. При n=3, N=256 и далее очень быстро растет.

Практическое значение имеют 16 функций от 2-х переменных, т.к. любое

сложное выражение можно рассматривать как композицию из простейших. В

таблице 1 приведены некоторые из ПФ для n=2. i-номер набора входных

переменных x1 и x0.

ЗАПОМНИТЕ СЛЕДУЮЩИЕ ОПРЕДЕЛЕНИЯ. Функция "И" равна единице, если равны

единице ВСЕ ее аргументы. Функция "ИЛИ" равна единице, если равен единице

ХОТЯ БЫ один аргумент. Функция "ИСКЛЮЧАЮЩЕЕ ИЛИ" (XOR) равна единице, если

равен единице ТОЛЬКО один ее аргумент.

1.3 УСЛОВНЫЕ ОБОЗНАЧЕНИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ НА СХЕМАХ

Количество входов логического элемента, участвующих в формировании

логической функции, называется коэффициентом объединения - Коб ( не путать

с коэффициентом разветвления). У всех выше приведенных схем, за исключением

инвертора, коэффициент объединения равен двум. Промышленностью выпускаются

схемы с Коб=2,3,4,8. Для получения схем с другим числом входов основные

элементы можно объединять. Например, если требуется пятивходовая схема И,

то ее можно получить, используя сочетательный закон следующим способом: x0

* x1 * x2 * x3 * x4 = (x0*x1) * (x2*x3*x4) = (x0*x1) * x2 * x3 * x4, т.е.

требуются две двухвходовые и одна трехвходовая схемы И, для первого

варианта, либо одна двухвходовая и одна четырехвходовая - для второго

(рис.1).

[pic]

Можно использовать и восьмивходовую схему И, подав на незадействованные

входы "1", либо некоторые из переменных, в соответствии с выражениями (5)

или (7).

1.4 СПОСОБЫ ПРЕДСТАВЛЕНИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ

Целью проектирования цифрового устройства является получение его логической

функции (ЛФ) и соответствующей ей схемной реализации. ЛФ могут иметь

различные формы представления: 1) словесное, 2) графическое, 3) табличное,

4) алгебраическое, 5) на алгоритмическом языке (например VHDL) и 6)

схемное. В качестве примера, рассмотрим функцию Y от двух переменных x1 и

x0, заданную словесным описанием: Y=1, если переменные НЕ РАВНЫ и Y=0, если

x1=x0. Такую ЛФ удобно назвать функцией НЕРАВНОЗНАЧНОСТИ. Переходим к

табличному представлению Y (таблица 2).

Табличное представление значений ЛФ для всех наборов входных переменных

называется таблицей истинности. В общем виде переход от табличного

представления к алгебраическому может осуществляться по формуле (12), одной

из основных в алгебре логики.

Выражение (12) называется совершенной дизъюнктивной нормальной формой ЛФ

(СДНФ). mi - минтерм или логическое произведение всех переменных i-го

двоичного набора, входящих в прямом виде, если значение этой переменной в

наборе равно 1, и в инверсном виде, если ее значение равно 0. fi -

значение ЛФ на i - ом наборе. Доказательство (12) базируется на теореме

разложения, в соответствии с которой любую ЛФ f(..) от n-переменных можно

разложить по переменной xi в виде: f(x(n-1),...,xi,. ..,x0) = ~xi*f(x(n-

1),...,0,..,x0) + xi*f(x(n-1),..,1,..,x0). Это выражение для xi=0 равно

~0*f(x(n-1),...,0,..,x0) + 0*f(x(n-1),..,1,..,x0) = f(x(n-1),...,0,..,x0).

При xi=1 оно будет равно ~1*f(x(n-1),..,1,..,x0) + 1*f(x(n-1),..,1,..,x0) =

f(x(n-1),...,1,..,x0), т.е. при любых значениях xi теорема разложения

справедлива. Теорему разложения можно применить n раз и тогда ЛФ будет

разложена по всем своим переменным.

В виде примера рассмотрим функцию F=f(x1,x0) от двух переменных. Разложение

этой функции по переменной x1 даст: F= ~x1*f(0,x0) + x1*f(1,x0) . Продолжая

эту операцию для переменной x0, получим:

F =~x1*(~x0*(f(0,0) + x0*(f(0,1)) + x1*(~x0*(f(1,0) + x0*(f(1,1)) =

~x1*~x0*f(0,0) + ~x1*x0*f(0,1) + x1*~x0*f(1,0) + x1*x0*f(1,1).

(12.1)

Выражение (12.1) позволяет записать все переключательные функции от двух

переменных, используя только три основных логических операции.

Рассмотрим разложение функций F7-"ИЛИ" и F1-"И", для чего необходимо

обратиться к соответствующим строчкам таблицы 1. Функция И на двоичных

наборах входных переменных x1 и x0 (00,01,10,11) принимает значения

0,0,0,1. Записывая выражение (12.1) для этих значений получим: F1(x1,x0 ) =

~x1*~x0*0 + ~x1*x0*0 + x1*~x0*0 + x1*x0*1 = x1*x0, что соогласуется с ее

определением. Таким же образом, находим алгебраическое выражение функции F7-

"ИЛИ", которая, соответственно, на тех же входных наборах принимает

значения: 0,1,1,1. Тогда, в соответствии с (12.1), F7(x1,x0) = ~x1*~x0*0 +

~x1*x0*1 + x1*~x0*1 + x1*x0*1. Вынося за скобки в двух последних слагаемых

x1, получим F7 = ~x1*x0*1 + x1*(~x0*1 + x0*1). На основании аксиомы (8),

выражение в скобке равно "1" и F7 = ~x1*x0*1 + x1. Применяя

распределительный закон, найдем (~x1+x1) * (x0+x1) = x1+x0.

Возвращаясь к таблице 2, получим Y = 0*~x1*~x0 + 1*~x1*x0 + 1*x1*~x0 +

0*x1*x0 = ~x1*x0 + x1*~x0 = x1 (+) x0 = F6 (функцияия неравнозначности).

С помощью формулы (12) любую, сколь угодно сложную, логическую функцию

можно представить в виде трех основных ЛФ: "И", "ИЛИ", "НЕ", представляющих

собой логический базис.

1.5 ЛОГИЧЕСКИЙ БАЗИС

Набор простейших ЛФ, позволяющих реализовать любую другую функцию

называется логическим базисом (ЛБ). Функции И, ИЛИ, НЕ не являются

минимальным ЛБ, т.к. сами могут быть представлены через другие функции,

например через F8(ИЛИ -НЕ) или F14(И - НЕ).

[pic]

Следовательно базис "И - НЕ" является минимальным. Реализацию НЕ,И,ИЛИ в

базисе "ИЛИ - НЕ" произвести самостоятельно, используя перечисленные

аксиомы.

1.6 СХЕМНЫЕ ОСОБЕННОСТИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Приведенные выше логические элементы (ЛЭ) И, ИЛИ, НЕ, И-НЕ и другие могут

иметь некоторые схемотехнические особенности.

1.6.1 БАЗОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

На рисунке приведена упрощенная схема И-НЕ и его условное обозначение.

[pic]

Напряжения на базах транзисторов VT1 и VT2 находятся в противофазе и, если

x0*x1=1, то нижний транзистор открыт, а верхний закрыт, так как ~(x0*x1)=0

. Потенциал коллектора VT2 в этом случае примерно равен нулю и

следовательно y=0. При других значениях x0 и x1 нижний транзистор закрыт, а

верхний открыт и на выходе схемы - высокий уровень, т.е. схема работает

как элемент И-НЕ. Выходы нескольких БЛЭ категорически нельзя соединять

вместе, потому что, если n-1 элементов находятся в состоянии "1", а n-ый в

состоянии "0", то n-1 транзисторов VT1 будут "сливать" (sink) токи в

единственный транзистор VT2 n-го элемента. Суммарный ток может превысить

допустимое значение и VT2 выйдет из строя.

1.7 ЭЛЕМЕНТ С ОТКРЫТЫМ КОЛЛЕКТОРОМ

Логический элемент И-НЕ с открытым коллектором (ОК) (см.рис.2. слева)

обозначается в поле элемента ромбом с чертой внизу.

[pic]

К открытому коллектору снаружи могут подключаться резисторы, обмотки реле и

двигателей, светодиоды и т.д. Открытые коллекторы нескольких элементов в

отличие от базового логического элемента могут соединяться вместе, образуя

"монтажное И" (рис.2 - справа) для прямых значений переменных т.к.

y=y0*y1=1 при y0=y1=1. Иногда такую схему называют "монтажное ИЛИ", потому

что y = ~(x0*x1) * ~(x2*x3) в соответствии с соотношением двойственности

равно ~(x0*x1 + x2*x3) (рис.2). Логический элемент И с открытым эмиттером,

обозначается ромбом, но с чертой сверху.

1.8 ЭЛЕМЕНТЫ "И - ИЛИ - НЕ" И РАСШИРИТЕЛИ

Такие схемы объединяют несколько элементов И, подключенных выходами к

элементу ИЛИ-НЕ (рис.3). Если количества переменных a,b,..e недостаточно,

используются элементы-расширители, подключаемые к входам расширения C и E

(входы для открытых коллектора и эмиттера). Символ &1 обозначает функцию И,

объединяемую по ИЛИ (рис.4). Здесь и далее символом * обозначаются

вспомогательные входы у логических элементов.

[pic]

В этих схемах, как и вообще в элементах ИЛИ, неиспользуемый вход ИЛИ д.б.

подключен к 0. Поэтому, если одна из секций И незадействована, на один из

ее входов необходимо подать 0. В противном случае Y всегда будет равен 0.

Это особенность схем, выполненных по ТТЛ(Ш) технологии, т.к. неподключенный

логический вход этих схем эквивалентен логической 1 (правда при этом

ухудшаются некоторые характеристики микросхемы).

1.9 ТРИСТАБИЛЬНЫЕ ЭЛЕМЕНТЫ

Наряду с двумя логическими состояниями существует третье технологическое

состояние, когда выход элемента отключается от внутренней схемы. При этом

сопротивление между выходом и "землей" становится очень большим и выход

микросхемы не оказывает никакого влияния на подключенные к нему выходы

других микросхем. Выходы нескольких таких элементов также могут соединяться

вместе. Такое включение , разновидность "монтажного И", применяется там,

где несколько источников сигналов по очереди подключаются к входам одного

или нескольких приемников, не мешая друг другу. Третье состояние называют

также высокоимпедансным или Z - состоянием. Схема И-НЕ с Z-состоянием

выхода приведена на рис.5. слева, а ее условное обозначение - справа.

[pic]

Если сигнал ~OE=0, транзистор VT3 закрыт и включенные встречно диоды не

оказывают влияния на логические выходы элемента И. Напряжения на базах

транзисторов VT1 и VT2 находятся в противофазе и, если x0*x1=1, то верхний

транзистор закрыт, а нижний открыт. Потенциал коллектора VT2 примерно равен

нулю и следовательно y=0. При других значениях x0 и x1 нижний транзистор

заперт, а верхний открыт и на выходе схемы - высокий уровень, т.е. при

~OE=0 схема работает как обычный элемент И-НЕ. Картина существенно

изменится при ~OE=1. Транзистор VT3 откроется до насыщения и на базах

транзисторов VT1 и VT2 потенциал опустится примерно до нуля, запирая их.

Выход "y" окажется отключенным от внутренней логической схемы. На схемах

тристабильные элементы обозначаются ромбом с поперечной чертой или буквой

Z.

Такие элементы используются там, где необходима передача инфориации по

одной линии от нескольких источников к одному или нескольким приемникам.

Причем, так как линия одна, то чтобы выходы пассивных источников не

искажали информацию на выходе активного источника, они должны переводиться

в третье состояние. Z - состояние используется по этой причине в

микросхемах памяти, шинных формирователях.

. Дополнительный инверсный вход относится к категории управляющих или

функциональных. Функция входа зашифрована в его обозначении (Output

Enable - разрешение выхода (~OE)),а значение активного уровня на этом

входе,при котором функция выполняется, равно 1, если вход прямой, и

равно 0, если вход инверсный, как на схеме.

1.10 МИНИМИЗАЦИЯ ЛОГИЧЕСКИХ ФУНКЦИЙ

Полученные по формуле СДНФ (12) выражение может быть преобразовано (не

всегда) к виду, имеющему меньшее число переменных и операций по сравнению с

исходным. Такое преобразование называется минимизацией.

Рассмотрим пример. Имеется три двоичных датчика xi. Необходимо реализовать

ЛФ Yмажор принимающую значение 1, когда равны 1 значения двух и более

датчиков. Такая функция называется мажоритарной. Ее таблица истинности

имеет вид:

По формуле (12): Yмажор = ~x2*x1*x0 + x2*~x1*x0 + x2*x1*~x0 + x2*x1*x0.

(3,5,6,7 - строчки таблицы ). Полученному выражению соответствует схема на

рис.6.

[pic]

Схема содержит 4 трехвходовых элемента "И" и 1 четырехвходовый элемент

"ИЛИ". Нахождение минимальной формы ЛФ производится методом алгебраических

преобразова- ний, с помощью таблиц Карно или машинными методами для больших

проектов.

1.11 ТАБЛИЦА КАРНО

Таблица Карно (ТК) это видоизмененная запись таблицы истинности. Для

функции мажоритарности из последнего примера (ТК) выглядит следующим

образом:

[pic]

Правила построения ТК следующие: 1)Количество клеток ТК равно количеству

строк таблицы истинности. 2)Слева и сверху располагаются значения

аргументов. Порядок размещения аргументов таков, что в двух соседних по

горизонтали и вертикали клетках отличается значение только одного аргумента

(поэтому соседними считаются и клетки, находящиеся на противоположных краях

таблицы). 3)В клетки заносятся соответствующие значения ЛФ. 4)Единичные

клетки объединяются в прямоугольники (импликанты) по 2^i клеток. 5)Для

каждого прямоугольника записывается произведение тех аргументов, которые в

соседних клетках не изменяют своего значения. 6)Переменные входят в

произведение в прямом виде, если их значение в соседних клетках равно 1, в

противном случае в инверсном. 7)Полученные произведения складываются по ИЛИ

в искомую ЛФ.

В примере имеется 3 прямоугольника - A,B,C, причем Ya = x2*x0 (x1 в

соседних клетках меняет свое значение, поэтому в конъюнкцию не входит). Yb

= x1*x0 и Yс = x2*x1.

Yмажор = Ya + Yb + Yc = x2*x0 + x1*x0 + x2*x1. (13)

[pic]

Соответствующая схема (рис.7.) проще, чем на рис.6.

1.12 ПРЕОБРАЗОВАНИЕ ЛФ К БАЗИСУ "И-НЕ" И "И-ИЛИ-НЕ"

Применяя к выражению (13) аксиому двойного отрицания (9) получим:

Yмажор =~(~( x2*x0 + x1*x0 + x2*x1))

(14)

Формуле (14) соответствует схема (рис.8,слева) в базисе И-ИЛИ-НЕ.

[pic]

Применяя к выражению (14) соотношение двойственности (11) получим ~(

~(x2*x0) * ~(x1*x0) * ~(x2*x1)) . Последнему выражению соответствует схема

в базисе И-НЕ (рис.8, справа).

1.13 ВРЕМЕННЫЕ ПАРАМЕРЫ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Рассмотрим реакцию инвертора на изменение входного сигнала (рис.9).

Инерционные свойства инвертора приводят к задержке сигнала при его

прохождении от входа к выходу.

[pic]

Процесс изменения напряжения от низкого уровня L к высокому H, называется

фронтом сигнала (положительным перепадом, положительным фронтом), а

обратный процесс - спадом (отрицательным перепадом, отрицательным

фронтом). Если существенно их взаимное расположение, то фронт может быть

передним и задним. Длительность фронтов на рис.9 обозначена t1,0 -

отрицательный и t0,1 - положительный.

Величинами tзд.р.0,1 и tзд.р.1,0 обозначается время задержки

распространения сигнала от входа до выхода при переходе из 0 в 1 и

наоборот (рис.9). Минимальная длительность импульса на входе элемента

tи.мин пропорциональна среднему значению tзд.р.ср. равному полусумме

tзд.р.0,1 и tзд.р.1,0. Максимальная частота входных импульсов Fмакс обратно

пропорциональна tзд.р.ср. Из сказанного следует, что быстродействие

элемента тем выше, чем меньше tзд.р.ср.

Определения вышеуказанных величин с их отечественными и международными

обозначениями приведены в разделе обозначения некоторых параметров

микросхем.

Быстродействие схемы зависит также от алгебраической формы представления

ЛФ. Пусть y = a*b + c*a + d = a*(b+c)+d. Первой форме (ДНФ) соответствует

схема (A), а второй - схема (B) см. рис.10.

Если среднее время задержки сигнала в каждом элементе одинаково, то

2tзд.р.ср. < 3tзд.р.ср. и двухъярусные схемы (СДНФ) в общем случае

быстрее. Правда в записи со скобками может уменьшиться количество элементов

и/или проводников (в схеме (B) на один провод меньше).

1.14 ПЕРЕХОДНЫЕ ПРОЦЕССЫ В ЛОГИЧЕСКИХ СХЕМАХ

Отличие времени задержки tзд.р. от нуля при прохождении сигнала через

логическую схему может приводить к возникновению помех в выходном сигнале.

Эти помехи имеют вид коротких импульсов, и в некоторых случаях приводят к

серьезным сбоям в работе схем. Рассмотрим устройство на рис.11. Если

элементы схемы не вносят задержки сигнала, а x0 и x1 находятся в

противофазе, т.е. x0 = ~x1, то y = ~(x1 * ~x1) = 1. Если же каждый из пяти

ЛЭ имеет задержку tзд.р., тогда x0' запаздывает относительно x0 на 4tзд.р.

и на выходе схемы возникает незапланированный "отрицательный" импульс

(интервал 1..2), сдвинутый на tзд.р. элемента И-НЕ (интервал 0..1). Процесс

прохождения входных сигналов до общего выхода называется состязаниями или

"гонками".

Вредный эффект "гонок" может быть устранен несколькими способами, один из

которых заключается в добавлении к ЛФ дополнительного слагаемого. Пусть

некоторая ЛФ равна F = x1*x2 + ~x1*x0, тогда при x2=x0=1 может появиться

помеха, вызванная тем, что сигнал ~x1 задержан относительно x1 на величину

задержки инвертора (см. рис.12).

[pic]

Добавление лишнего импликанта (в таблице обведен точками) устраняет

проблему, т.к.при критической ситуации, когда x2=x0=1, дополнительная

составляющая x0*x2=1 и функция F = x1*x2 + ~x1*x0 + x0*x2 равна всегда 1

при x2=x0=1.

В устройствах индикации такие короткие помехи можно игнорировать, так как

они будут незаметны для глаз.

Список литературы

СА Майоров, ВВ Кириллов, АА Приблуда Введение в микро-ЭВМ

http://www.assembler.webservis.ru

http://www.kalashnikoff.ru

http://www.vlata.com

Начало формы