Рефераты

Главная

Программирование и
комп-ры

Психология

Радиоэлектроника

Аудит

АХД экпред финансы
предприятий

Банковское дело

Биографии

Биология и химия

Биржевое дело

Финансы деньги и налоги

Философия

Физика и энергетика

Военная кафедра

Ветеринария

Валютные отношения

География и экономическая
география

Геология гидрология и
геодезия

Государство и право

Товароведение

Транспорт

Нотариат

Архитектура

Химия

Гражданское право и
процесс

Графология

Делопроизводство

Деньги и кредит

Новые и неперечисленные

Аналогово-цифровой преобразователь

| |

| | | | | | |9 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

|Для схемы входного усилителя и высокоскоростных компараторов (см. таблицу 2).|

| |

|[pic] |

| |

| | | | | | |10 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|2. Описание принципа действия отдельных блоков. |

| |

|2.1. Коммутатор и усилитель входных сигналов. |

|Схема состоит из быстродействующего аналогового коммутатора, разрядность |

|которого определяет заказчик(увеличение числа разрядов увеличивает время |

|цикла АЦП, что снижает общее быстродействие схемы) и широкополосного |

|операционного усилителя(здсь приходится идти на компромисс мехду шумовыми |

|характеристиками, смещением нуля, точностью ОУ и максимальной широтой |

|пропускаания). За исключением того, что в данной схеме необходимо |

|использовать компоненты разработанные ведущими производителями |

|полупроводниковых элементов("Motorola", "Philips", "Advantech" и др.), |

|использованны стандартные схемы включения мультиплексора и усилителя. |

|Управление мультиплексором производится от микроконтроллера. |

| |

| | | | | | |11 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|2.2. Схема автоматического переключения полярности опорного напряжения. |

|Схема состоит из "hight-speed"-компараторов и двух буферов, один из которых -|

|инвертирующий. Схема сравнивает полярность входного сигнала относительно |

|"измерительной земли", и при различной полярности воздействует на аналоговые |

|ключи К1 и К2 (Рис. ), изменяя полярность опорного напряжения относительно |

|"измерительной земли" на ту же, что имеет входной сигнал. |

| |

|2.3. Источник опорного напряжения |

| |

|Источник опорного напряжения использует свойство моста Уитстона - |

|стабильность тока разбаланса моста, при неизменных значениях сопротивлений |

|плеч моста, т.е. Ip=0 при R1*R3=R2*R4(см. Рис. 5 ). |

| |

| | | | | | |12 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|В качестве стабилизатора тока питания моста применина схема "токового |

|зеркала", где для задания коллекторного тока опорного транзистора |

|используется схема источника тока на полевом транзисторе(см. Рис. 6 ). |

| |

|Дополнительные резисторы совместно с аналоговыми ключами в верхних по схеме |

|плечах моста служат для переключения направления тока разбаланса моста, и |

|следовательно полярности опорного напряжения. |

|При температурном градиенте плеч моста, стремящемся к нулю,что решается |

|компактным расположением резисторов моста или интегральным исполнением, ток |

|разбаланса моста обусловливается только сопротивлением нагрузки моста, |

|которе в данной схеме постоянно. |

| |

| | | | | | |13 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|2.4. Блок делителей опорного напряжения. |

| |

|Блок делителей опорного напряжения представляет собой линейку резисторов с |

|отношением сопротивленя следующего резистора к предыдущему как 2/1, т.е. |

|сопротивление резистора R1(см. Рис. 7) равно сумме всех следующих резисторов |

|- R1=R2+R3+R4+R5+R6; сопротивление резистора R2=R3+R4+R5+R6 и т.д. |

|Соответственно напряжение в точке "a" будет равно половине опорного |

|напряжения, в точке "b" - четверти и т.д. |

| |

|2.5. Блок суммирующих компараторов с аналоговыми ключами для "взвешенного |

|сигнала". |

| |

|Блок компараторов с аналоговыми ключами является ядром АЦП, именно он |

|производит преобразование аналогового сигнала в цифровой код.(Рис 8) |

|Преобразогвание аналогового сигнала в цифровой происходит непрерывно, т.е. |

|любое изменение входного сигнала, за исключением временных задержек схемы, |

|тотчас преобразуется в цифровой код. |

|Схема работает следующим образом. |

| |

| | | | | | |14 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

| | | | | | |15 |

|Из|Лит|№ докум |Подпи|Дат| | |

|м | | |сь |а | | |

| |

|Входной сигнал подаётся одновременно на входы всех компараторов. |

|Компаратор C1 сравнивает входной сигнал с половиной опорного напряжения, если|

|входной сигнал превышает половину опорного напряжения то на выходе |

|компаратора появляется высокий уровень, который вызывает включение аналоговых|

|ключей Kx.1, и следовательно подачу Uоп/2 на входы остальных компараторов, |

|также этот высокий уровень поступает на вход D1 регистра "RG". Компаратор C2 |

|сравнивает входной сигнал с одной четвёртой опорного напряжения, если входной|

|сигнал не превышает половины опорного напряжения, если превышает то |

|сравнивает с суммой 1/4 и 1/2 опорного напряжения. В любом из случаев если |

|входной сигнал превышает опорный(сумму опорных) компаратор C2 включает Uоп/4 |

|на входы последующих компараторов подаёт "1" на вход D2 регистра "RG", в |

|противном случае Uоп/4 не подаётся к последующим компараторам и на входе D2 |

|регистра "RG" "0". Аналогичным образом работают последующие каскады. |

|Вследствии того, что цифровой код на выходе преобразователя непрерывно |

|изменяется, отслеживая входной сигнал, то необходимая частота дискретизации |

|задаётся программно, с учётом временных задержек элементов схемы. |

|2.6. Схема управления на микроконтроллере. |

| |

|Схема управления на микроконтроллере состоит из регистра "RG" 74AC373 или |

|любого функционально аналогичного и однокристального микроконтроллера "MC" |

|типа SX28AC200 производства фирмы "SCENIX" с тактовой частотой 200МГц(см. |

|Рис. 9). |

| |

| | | | | | |17 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|Микроконтроллер после запуска по завершении программы теста и начальных |

|установок (см. алгоритм на рис. 10 ) выбирает мультиплексор AnS вход CE-, |

|выставляет на входах A0-A2 адрес канала I0 и сигналом OE- разрешает передачу |

|входного сигнала I0 на выход OUT мультиплексора, по истечении выдержки |

|времени неоходимой для установления кода на входах регистра "RG" |

|микроконтроллер даёт команду записи в регистр, из которого считывает данные |

|во внутренее ОЗУ, после чего следуют програмно-заданное кличество циклов |

|выдержки времени, записи в регистр и переноса в ОЗУ. Далее сигналом OE- |

|запрещается передача со входа I0 на выход мультиплексора, устанавливается на |

|входах A0-A2 адрес следующего канала и производится цикл преобразования и |

|считывания. По окончании цикла поледнего считывания канала микроконтроллер |

|производит завершение операций по обработке полученых значений и сохраняет |

|данные в буфере. Далее запрещается передача входного аналогового сигнала на |

|выход мультиплексора и если считан не последний канал, то инкрементируется |

|адрес канала мультиплексора и продолжается цикл чтения и преобразования. По |

|завершении цикла обработки последнего канала проверяется был ли запрос на |

|обмен от внешнего устройства, если да то производится обмен и очищается |

|буфер, иначе буфер проверяется на переполнение и при необходимости очищается,|

|после чего весь цикл повторяется. |

| |

| | | | | | |19 |

|Из|Лит|№ докум |Подпи|Дат| | |

|м | | |сь |а | | |

|3. Алгоритм управления АЦП. |

| |

| | | | | | |20 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|5. Расчет временных характеристик. |

| |

|Быстродействие схемы определяется временными задержками элементов схемы, и |

|расчитывается как сумма всех послеловательно включенных элементов в наименее |

|быстродействующей ветви схемы, умноженной на коэффициент 1.15, т.е. если |

|обработка сигнала производится параллельно несколькими участками схемы то за |

|основу для расчётов берётся участок имеющий наибольшее время задержки. |

|В данном случае обработка сигнала идёт по одной ветви и следовательно |

|задержка равна: |

|tALL=1.15*(tMX+tA1+6*tCMP+5*tSW+tCM1+tB+tK_SPP), |

|где |

|tMX - время задержки входного мультиплексора nS; |

|tA1 - время задержки входного усилителя nS; |

|tCMP - время задержки одного компаратора преобразователя nS; |

|5tSW - время задержки одного аналогового ключа преобразователя nS; |

|tCM1 - время задержки компаратора переключателя полярности nS; |

|tB - время задержки буферных элементов переключателя полярности nS; |

|tK_SPP - время задержки одного аналогового ключа переключателя полярности nS.|

| |

| | | | | | |22 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ |

| |

|П.Хоровиц, У. Хилл Искуство схемотехники 1 том. Москва «Мир» 1993. |

|П.Хоровиц, У. Хилл Искуство схемотехники 2 том. Москва «Мир» 1993. |

|П.Хоровиц, У. Хилл Искуство схемотехники 3 том. Москва «Мир» 1993. |

|Богданович М.И., Грель И.Н. “Цифровые интегральные микросхемы”. Минск |

|“Беларусь”, 1991. |

|Гутников В.С. Интегральная электроника в измерительных устройствах. |

|Энергоатом издат 1988 |

|У. Титце, К. Шенк Полупроводниковая схемотехника. Москва «Мир» 1982. |

|ГОСТ 2.102-68. Виды и комплектность конструкторской докуметации. М.: 1988. |

|ГОСТ 2.105-79. Общие требования к текстовым документам. М.: 1988. |

|www.referatov.net |

|www.referat.ru |

|www.bankreferatov.ru |

| |

| | | | | | |23 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

| |

|Заключение |

| |

|В данном курсовом проекте разработано устройство ''Аналого цифровой |

|преобразователь с управлением от однокристалльного микроконтроллера, с |

|ориентацией на интегральное исполнение''. |

|Разработан основной алгоритм работы устройства, а также чертеж схемы |

|электрической принципиальной. |

|Разработка не является полностью завершённой, т.к. отсутствуют полный расчёт |

|элементов схемы, программа обработки сигнала для микроконтроллера, узлы и |

|прогаммы тестирования и юстировки. |

| |

| | | | | | |24 |

|Изм|Лит|№ докум|Подпи|Дат| | |

| | | |сь |а | | |

-----------------------

[pic]

??????????????????????????????????????????

Страницы: 1, 2