Cкремблирование и дескремблирование линейного сигнала

Cкремблирование и дескремблирование линейного сигнала

Министерство науки и образования Украины

Запорожский национальный технический университет

Кафедра радиотехники

Курсовая работа

по дисциплине "Системы передачи информации"

Выполнил ст. гр. РП 711

Мирошниченко А.Ю.

Руководитель

Завьялов С.Н

2003

Задание на проект.

Рассмотреть принципы скремблирования и дескремблирования линейного

сигнала.

Реферат

В данной работе рассмотрены принципы скремблирования и

дескремблирования линейного сигнала.

Рассмотрены методы и схемы кодирования сигнала с использованием

скремблирования, что позволяет разровнять его спектр и тем самым снизить

уровень излучаемых помех, а также сократить возможные периоды отсутствия

изменений сигнала в линии, что важно для повышения надежности

синхронизации.

Содержание

Задание на проект. 2

Реферат 3

Содержание 4

1. Способы кодирования сигнала для уменьшения излучаемых помех при его

передаче по витой паре проводов 5

1.1. Скремблирование полярностей импульсов 5

1.2. Двубинарное кодирование 8

2. Передача данных с использованием скремблера-дескремблера 12

2.1.Генераторы псевдослучайных битовых последовательностей 12

2.2. Скремблер и дескремблер с неизолированными генераторами

псевдослучайных битовых последовательностей 13

2.3. Скремблер-дескремблер с изолированными генераторами псевдослучайных

битовых последовательностей 15

2.4. Скремблер-дескремблер с неизолированными генераторами — улучшенный

вариант 15

Список литературы 19

1. Способы кодирования сигнала для уменьшения излучаемых помех при его

передаче по витой паре проводов

1.1. Скремблирование полярностей импульсов

Передача сигнала по линии сопровождается излучением энергии в

окружающее пространство. Наибольшему влиянию со стороны активной линии

подвержены соседние линии многожильного кабеля. Это влияние проявляется в

том, что в них появляются помехи, обусловленные в основном индуктивными и

емкостными паразитными связями между линиями.

Энергия передаваемого по линии сигнала сосредоточена в некоторой

спектральной полосе. Для уменьшения влияния на соседние линии желательно

как можно более равномерно распределить энергию в этой полосе, без

выраженных спектральных пиков. Если это условие выполнено, то источник

сигнала можно грубо представить в виде бесконечно большого числа

генераторов разной частоты, причем каждый генератор имеет бесконечно малую

мощность. Результирующий сигнал помехи имеет характер шума.

Однако если источник формирует сигнал, близкий к периодическому, или,

тем более, периодический, то на соседние линии вместо широкополосного шума

действуют несколько сигналов или даже один сигнал, близкий по форме к

синусоидальному. Так как основная энергия сигнала уже не распределена, а

сосредоточена в нескольких или одной пиковой спектральной составляющей, то

амплитуда помех может превысить допустимую. Таким образом, для уменьшения

амплитуды помех, наводимых на соседние линии, следует по возможности

исключить из передаваемого сигнала выраженные периодические компоненты.

Эти компоненты могут появляться, например, в сигналах AMI, Tl или MLT-

3 при передаче длинной последовательности лог. 1, как показано затененными

областями на рис. 1.

В этих областях невооруженным глазом просматриваются прообразы

синусоидальных сигналов, несущих основную энергию. Периоды сигналов AMI и

Т1 при передаче длинной последовательности лог. 1 равны двум битовым

интервалам. Период сигнала MLT-3 равен четырем битовым интервалам.

Длинные последовательности лог. 1 можно «разрушить» применением

cкpeмблиpoвaния, т.е. особой шифрации данных, после которой любые исходные

последовательности выглядят как случайные (см. п. 2.4). Для восстановления

исходных данных приемник должен выполнить обратную операцию

(дескремблирование). При этом необходима синхронная работа шифратора и

дешифратора, что несколько усложняет задачу.

Предлагаемое в патенте США № 5.422.919 решение также предусматривает

разрушение периодического сигнала при передаче длинной последовательности

лог. 1, но выполняется оно иначе. Скремблируются не данные, а полярности

передаваемых по линии импульсов. В зависимости от значения некоторого

псевдослучайного бита выбирается либо положительная, либо отрицательная

полярность. Приемник безразличен к полярности импульса и реагирует только

на его наличие. Поэтому для восстановления данных приемнику не нужно знать

вид псевдослучайной последовательности, использованной при шифрации

полярностей! Иными словами, осуществляется некое «скремблирование без

последующего дескремблирования» (что на первый взгляд представляется

лишенным смысла). В итоге упрощается аппаратура, предназначенная для

уменьшения излучаемых помех.

[pic]

Рис. 1. Временные диаграммы передачи данных DATA с использованием различных

кодов;

RND — сигнал на выходе генератора псевдослучайной последовательности битов

Чтобы перейти к существу вопроса, рассмотрим временные диаграммы,

приведенные на рис. 1, более подробно.

Код NRZ (в данном случае он обозначен как NRZ(L)) отображает лог. 0 и

лог. 1 соответственно низким и высоким уровнями напряжения. В коде AMI лог.

0 отображается отсутствием напряжения, а лог. 1 — положительным или

отрицательным импульсом, причем полярности соседних импульсов чередуются.

Код TI отличается от AMI длительностью импульса.

В коде NRZ(I) любой фронт сигнала несет информацию о том, что

примыкающий к нему справа битовый интервал соответствует лог. 1. Если

фронта нет, то битовый интервал отображает лог. 0.

Код MLT-3 можно получить из кода NRZ(I) следующим образом. В

интервалах, где код NRZ(I) принимает нулевое значение, код MLT-3 также

должен быть нулевым. Положительные импульсы кода NRZ(I) должны

соответствовать знакочередующимся импульсам кода MLT-3. При этом не имеет

значения, какую полярность имеет первоначальный импульс.

Схема преобразования кода NRZ(L) в коды NRZ(I) и MLT-3 приведена на

рис. 2,а. Каждый из двух последовательно соединенных D-триггеров включен в

режиме делителя частоты. На выходе Q первого триггера формируется код

NRZ(I). На входы передатчика подаются сигналы «+» и «-», которые

преобразуются соответственно в положительные и отрицательные импульсы

трехуровнего сигнала MLT-3.

[pic][pic][pic][pic]

Рис. 2. Упрощенные схемные решения:

а — формирователь кодов NRZ(I), MLT-3;

б — формирователь кода RND(MLT-S) с псевдослучайным чередованием

полярностей импульсов;

в — формирователь кода RND(T1) с псевдослучайным чередованием полярностей

импульсов;

г — дешифратор кода MLT-3 или RND(MLT-3)

Строго говоря, в эту и последующие схемы нужно ввести компенсирующие

элементы для предотвращения некорректных ситуаций — так называемых «гонок»

или «состязаний» сигналов. Пример гонки: из-за того, что второй триггер

изменяет состояние и опрашивается под действием одного и того же сигнала

NRZ(l), на выходах «+» и «-» элементов И в процессе переключения триггера

будут наблюдаться кратковременные ложные импульсы. Но на эти «мелочи»

сейчас не будем обращать внимания, чтобы не усложнять рисунки и не потерять

основную идею реализации скремблирования полярностей импульсов.

Схема, показанная на рис. 2.б, отличается от предыдущей тем, что на D-

вход второго триггера (первый триггер не показан) подается псевдослучайная

последовательность битов RND. При RND = 1 в момент формирования

положительного фронта сигнала NRZ(I) выбирается положительная полярность

импульса в линии, при RND = 0 — отрицательная. Последовательность битов RND

синхронизирована сигналом CLK и формируется, например, генератором на

основе сдвигового регистра с логическими элементами Исключающее ИЛИ в цепях

обратных связей. Такое решение приводит к случайному чередованию

полярностей импульсов кода RND(MLT-3) в отличие от их регулярного

чередования в коде MLT-3. Схема формирования сигнала RND(Tl), показанная на

рис. 2, в, построена аналогично и отличается наличием дополнительного

логического элемента И, предназначенного для укорочения положительных

импульсов кода NRZ(I).

Схема, представленная на рис. 2, г, позволяет дешифрировать коды MLT-3

или RND(MLT-3), т.е. преобразовывать их в обычный код NRZ(L). На выходе

приемника формируются положительные импульсы «+» и «-», которые

соответствуют разнополярным входным сигналам. Приемник также формирует

синхросигнал CLK, например, с помощью генератора с фазовой автоподстройкой

частоты.

Логический элемент ИЛИ суммирует импульсы «+» и «-», так что их

первоначальная полярность не учитывается. В этом, пожалуй, и заключена

основная предпосылка создания рассмотренного решения: полярность импульсов

в линии может быть произвольной, так как приемник не обращает на нее

внимания. А если это так, то можно случайным образом распределить

полярности передаваемых импульсов и тем самым подавить периодические

составляющие сигнала. Единственное ограничение состоит в том, что для

исключения постоянной составляющей сигнала в линии среднее число

положительных и отрицательных импульсов в любом достаточно большом

интервале времени должно быть одинаковым. Это условие в данном случае

выполнено.

Таким образом, закон, по которому данные скремблировались

передатчиком, остается неизвестным приемнику!

Предлагаемый метод применим и к другим трехуровневым кодам, таким как

B3ZS, B6ZS, HDB3.

Рассмотренные схемные решения позволяют простыми средствами уменьшить

уровень помех, излучаемых на соседние витые пары проводов кабеля.

1.2. Двубинарное кодирование

Еще одно решение задачи уменьшения уровня излучаемых помех основано на

применении двубинарного кодирования.

В схеме, показанной на рис. 3, потребитель данных находится на

некотором удалении от оптоволоконной линии связи. Для приема данных

потребителю выделена витая пара проводов в многожильном кабеле

(рассматриваем только одно направление передачи). На выходе интерфейса FDDI

(Fiber Distributed Data Interface — распределенный интерфейс передачи

данных по волоконно-оптическим каналам) данные представлены кодом NRZ(I) и

сопровождающим его синхросигналом CLK (см. рис. 1).

Проблема заключается в том, что непосредственная передача сигнала

NRZ(I) со скоростью 125 Мбит/с по витой паре проводов создает повышенный

уровень помех на соседних жилах кабеля. Ситуация усугубляется в отсутствие

полезных данных, когда передается заполняющая паузу непрерывная

последовательность лог. 1. Эта последовательность соответствует частоте

сигнала NRZ(I), равной половине скорости передачи данных или 62,5 МГц. На

этой частоте сигнал легко преодолевает паразитные емкостные и индуктивные

связи и наводится на соседние провода кабеля. Поэтому следовало бы

применить какой-либо дополнительный способ кодирования для снижения частоты

сигнала в отсутствие данных и разравнивания его спектра при наличии данных.

Рассмотренное далее трехуровневое двубинарное кодирование DBM (duobinary

modulation) и включение заграждающего фильтра позволяют в значительной мере

снизить уровень излучаемых помех. По способу построения код DBM во многом

схож с описанными в п. 1.1 кодами MLT-3 и RND(MLT-S).

[pic]

Рис. 3.Схема высокоскоростной передачи данных в двубинарном коде с

использованием витой пары проводов

Как показано на рис. 3, код NRZ(I) с выхода интерфейса FDDI

преобразуется шифратором в код DBM. Сигнал с выхода шифратора проходит

через заграждающий R-L-C-фильтр, разравнивающий спектр сигнала, передатчик

и по линии связи (витой паре проводов) поступает в приемник. Приемник

выделяет из него синхросигнал CLK и данные, представленные в коде DBM

Дешифратор кода DBM формирует коды NRZ(I) и NRZ(L). Скорость передачи

данных во всем тракте постоянна и равна 125 Мбит/с.

Шифратор двубинарного кода (рис. 4) содержит инвертор, логический

элемент Исключающее ИЛИ (XOR), тактируемый элемент Т задержки, дешифратор

DC со структурой 2x4, элемент ИЛИ, электронные ключи SW1-SW3 и два

источника Ш и U2 постоянного напряжения. Временные диаграммы формирования

кода DBM показаны на рис. 5.

Входной сигнал А инвертируется и поступает на первый вход элемента

XOR. Сигнал Z с выхода этого элемента задерживается на один период сигнала

CLK (например, с помощью D-триггера) и подается на второй вход элемента

XOR. Дешифратор DC в зависимости от сочетания сигналов Z и Е формирует

сигнал на одном из четырех выходов. При Z = Е = 0 сигнал G = 1 замыкает

ключ SW3, поэтому на выход W шифратора поступает отрицательное напряжение

от источника U2. При Z ? Е сигнал J = 1 замыкает ключ SW1, на выход

шифратора поступает нулевое напряжение. При Z = Е = 1 сигнал F - 1 замыкает

ключ SW2, на выход шифратора поступает положительное напряжение от

источника Ш.

[pic]

Рис. 4. Схема шифратора двубинарного кода DBM и структура заграждающего

фильтра

[pic]

Рис. 5.Временные диаграммы формирования двубинарного кода DBM

Процесс шифрации удобно проследить с помощью диаграммы состояний,

приведенной на рис. 6.

Шифратор может находиться в одном из четырех состояний Q1-Q4. Если,

например, шифратор пребывает в состоянии Q1, то при поступлении на вход А

сигнала лог. 1 на его выходе W формируется положительное напряжение +1 В

(величина условная). Этот факт отражен обозначением «Лог. 1 =+1 В» около

двунаправленной связи между узлами Q1 и Q4. В этой ситуации шифратор

переходит в состояние Q4.

|[p|

|ic|

|] |

|Ри|

|с.|

|6.|

|Ди|

|аг|

|ра|

|мм|

|а |

|со|

|ст|

|оя|

|ни|

|й |

|ши|

|фр|

|ат|

|ор|

|а |

|дв|

|уб|

|ин|

|ар|

|но|

|го|

|ко|

|да|

|DB|

|M |

Если шифратор находится в состоянии Q1, то при поступлении на вход А

сигнала лог. 0 на его выходе W формируется нулевое напряжение 0 В. Этот

факт отражен обозначением «Лог. 0 = 0 В» около двунаправленной связи между

узлами Q1 и Q2. В данной ситуации шифратор переходит в состояние Q2.

Переходы между состояниями Q2 и Q3 возможны при поступлении на вход А

сигналов лог. 1, но эти переходы сопровождаются выдачей отрицательного

напряжения (-1 В) на выход W. Переходы между состояниями Q3 и Q4 возможны

при поступлении на вход А шифратора сигналов лог. 0.

Из диаграммы состояний следует, что если на вход А подана

последовательность лог. 0, то шифратор последовательно переходит из

состояния Q1 в состояние Q2 и обратно либо из состояния Q3 в состояние Q4 и

обратно. Эти ситуации внешне неразличимы, так как на выходе шифратора в

любом случае сформировано нулевое напряжение. Если на вход А подана

последовательность лог. 1, то шифратор последовательно переходит из

состояния Q1 в состояние Q4 и обратно либо из состояния Q2 в состояние Q3 и

обратно. Эти ситуации различаются полярностью выходного напряжения.

Если на вход А подана последовательность ...010101..., то шифратор

последовательно циклически проходит все состояния в направлении по часовой

или против часовой стрелки в зависимости от начальных условий. Нулевые биты

отображаются нулевым напряжением, единичные — попеременно положительным и

отрицательным.

В общем случае данные кодируются следующим образом. Нулевые биты (А =

0) отображаются нулевым напряжением (W = 0 В), единичные — положительным

или отрицательным в соответствии со следующими правилами:

Правило 1. При нечетном числе нулевых битов между двумя единичными

(например, в коде ...10001...) полярности импульсов, отображающих единичные

биты, взаимнообратны (...-000+...или...+000-...).

Правило 2. При четном числе нулевых битов между двумя единичными

(например, в коде ...1001...) полярности импульсов, отображающих единичные

биты, одинаковы (...-00-... или ...+00+...).

Правило 3. В группе единичных битов (...111...) сигналы имеют

одинаковую полярность (...+++... или ...---...).

В соблюдении приведенных правил можно убедиться при сопоставлении

временных диаграмм сигналов А и W на рис. 8.11. Из этих диаграмм также

следует, что при передаче непрерывной последовательности лог. 1 (DATA =

11... 1) частота основной гармоники сигнала NRZ(I) равна половине скорости

передачи данных или 62,5 МГц. При этих же условиях частота основной

гармоники сигнала DBM равна четверти скорости передачи данных или 31,25

МГц. (Интересующие нас области временных диаграмм выделены серым фоном.)

Амплитуда этой гармоники достаточно высока по сравнению с остальными,

поэтому без заметного искажения формы сигнала ее можно несколько снизить с

помощью заграждающего фильтра.

Заграждающий фильтр настроен на частоту 31,25 МГц. Значения емкости и

индуктивности удовлетворяют соотношению LC = 2,6 х 10-17. Например, при

L=2,6 мкГн С=10 пФ. Резонансный импеданс цепи R1-L-C равен ZF = L/R1C.

Коэффициент подавления сигнала на резонансной частоте равен (Zp + R2)/R2 и

может регулироваться выбором параметров фильтра.

Двубинарное кодирование с фильтрацией выходного сигнала позволяет

сместить его энергетический спектр в область более низких частот по

сравнению с другими решениями. Так, 78 % энергии сигнала сосредоточено в

полосе частот ниже 30 МГц, а 90 % энергии — в полосе частот ниже 42,6 МГц.

Напомним, что скорость передачи данных составляет 125 Мбит/с!

Дешифратор двубинарного кода (см. рис. 3) можно выполнить по схеме,

приведенной на рис. 2, г. Эта схема нечувствительна к полярности импульсов

и в равной мере применима для дешифрации кодов MLT-3, RND(MLT-3) и DBM.

2. Передача данных с использованием скремблера-дескремблера

Скремблирование может выполняться с различными целями. Наиболее

распространенная цель — защита передаваемых данных от несанкционированного

доступа. Для ее достижения разработано множество методов кодирования и

схемных решений. Но нас интересует иная задача, связанная с

«разравниванием» спектра сигнала и повышением надежности синхронизации

приемника с источником передаваемых по линии данных. Применительно к этой

задаче цель скремблирования состоит в исключении из потока данных длинных

последовательностей лог. 0, лог. 1 и периодически повторяющихся групп

битов. Для этого необходимо преобразовать данные так, чтобы они выглядели

как случайные, т.е. лишенные какой-либо видимой закономерности.

2.1.Генераторы псевдослучайных битовых последовательностей

Скремблеры и дескремблеры обычно построены на основе генераторов

псевдослучайных битовых последовательностей. Пример такого генератора

приведен на рис. 7. Генератор выполнен на основе кольцевого сдвигового

регистра RG с логическим элементом Исключающее ИЛИ (XOR) в цепи обратной

связи. Если в исходном состоянии в регистре присутствует любой ненулевой

код, то под действием синхросигнала CLK этот код будет непрерывно

циркулировать в регистре и одновременно видоизменяться. В качестве выхода

генератора можно также использовать выход любого разряда регистра.

В общем случае в М-разрядном регистре обратная связь подключается к

разрядам с номерами М и N (М > N). Выбор оптимального значения N для

заданного М — непростая задача. К счастью, она уже решена. Вариант таблицы

выбора N приведен на рис. 7. Таблица описывает ряд генераторов различной

разрядности. Каждый генератор формирует последовательность битов с

максимальным периодом повторения, равным 2M- 1. В такой последовательности

встречаются все М-разрядные коды, за исключением нулевого. Этот код

представляет собой своеобразную «ловушку» для данной схемы: если бы нулевой

код появился в регистре, дальнейшая последовательность битов была бы также

нулевой. Но при нормальной работе генератора попадания в ловушку не

происходит.

Последовательность максимальной длины обладает следующими свойствами:

В полном цикле (2M - 1 тактов) число лог. 1 на единицу больше, чем

числолог. 0. Добавочная лог. 1 появляется засчет исключения состояния, при

котором врегистре присутствовал бы нулевой код.Это можно интерпретировать

так, что вероятности появления на выходе регистралог. 0 и лог. 1

практически одинаковы.

[pic]

Рис. 7. Генератор псевдослучайной битовой последовательности максимальной

длины:

а — схема; б — таблица для выбора промежуточной точки подключения обратной

связи

В полном цикле (2M-1 тактов) половина серий из последовательных лог. 1

имеет длину 1, одна четвертая серий -длину 2, одна восьмая — длину 3 и т.д.

Такими же свойствами обладают и серии из лог. 0 с учетом пропущенного лог.

0. Это говорит о том, что вероятности появления «орлов» и «решек» не

зависят от исходовпредыдущих «подбрасываний». Поэтому вероятность того, что

серия из последовательных лог. 1 или лог. 0 закончится при следующем

подбрасывании, равна 1/2 вопреки обывательскому пониманию «закона о

среднем».

Если последовательность полногоцикла (2M-1 тактов) сравнивать с этой

же последовательностью, но циклически сдвинутой на любое число тактов W (W

не является нулем или числом, кратным 2M-1), то число несовпадений будет на

единицу больше, чем число совпадений.

Наиболее распространены две основные схемы построения пар «скремблер-

дескремблер»: с неизолированными и изолированными генераторами

псевдослучайных битовых последовательностей. Рассмотрим эти схемы и их

модификации.

2.2. Скремблер и дескремблер с неизолированными генераторами

псевдослучайных битовых последовательностей

В схеме, приведенной на рис. 8.14, скремблер и дескремблер выполнены

на основе рассмотренных генераторов псевдослучайных битовых

последовательностей. Оба генератора имеют одинаковую разрядность и

однотипную структуру обратных связей. Все процессы, протекающие в системе

передачи данных, синхронизируются от тактового генератора (на рисунке не

показан). Этот генератор размещен на передающей стороне системы и может

принадлежать источнику данных либо скремблеру. В каждом такте на вход

скремблера подается очередной бит передаваемых данных SD, а в сдвиговом

регистре RGI накопленный код продвигается на один разряд вправо.

Если предположить, что источник данных посылает в скремблер длинную

последовательность лог. 0, то элемент XOR1 можно рассматривать как

повторитель сигнала Y1 с выхода элемента XOR2. В этой ситуации регистр RG1

замкнут в кольцо и генерирует точно такую же псевдослучайную

последовательность битов, как и в рассмотренной ранее схеме (см. рис. 7).

Если от источника данных поступает произвольная битовая последовательность,

то она взаимодействует с последовательностью битов с выхода элемента XOR2.

В результате формируется новая (скремблированная) последовательность битов

SCRD, по структуре близкая случайной. Эта последовательность, в свою

очередь, продвигается по регистру RG1, формирует поток битов на выходе

элемента XOR2 и т.д.

[pic]

Рис. 8. Система передачи данных, в которой скремблер и дескремблер содержат

неизолированные генераторы псевдослучайных битовых последовательностей

Скремблированная последовательность битов SCRD передается по линии и

поступает в дескремблер. С помощью генератора с фазовой автоподстройкой

частоты (этот генератор на рисунке не показан) из входного сигнала

выделяется тактовый сигнал. Под управлением тактового сигнала биты SCRD

продвигаются в регистре RG2, а в приемник данных поступают

дескремблированные данные RD.

Потоки данных RD и SD совпадают с точностью до задержки передачи по

линии. Действительно, в установившемся режиме в сдвиговых регистрах RG1 и

RG2 присутствуют одинаковые коды, так как на входы этих регистров поданы

одни и те же данные SCRD, а тактовая частота, по сути, общая. Поэтому Y2 =

Y1, и, с учетом этого, RD = SCRD ? Y2 = SD ? Y1 ? Y2 = SD ? Y1 ? Yl = SD ?

0 = SD.

Рассмотренная система передачи данных не требует применения какой-либо

специальной процедуры начальной синхронизации. После заполнения сдвигового

регистра RG2, как было показано, генераторы псевдослучайных битовых

последовательностей работают синхронно (их состояния всегда одинаковы). При

появлении одиночной ошибки в линии синхронизация временно нарушается, но

затем автоматически восстанавливается, как только правильные данные вновь

заполнят регистр RG2. Однако в процессе продвижения ошибочного бита по

сдвиговому регистру RG2, а именно, в периоды его попадания сначала на

первый, а затем на второй вход элемента XOR3 сигнал Y2 дважды принимает

неправильное значение. Это приводит к размножению одиночной ошибки — она

впервые появляется в сигнале RD в момент поступления из линии и затем

возникает еще два раза при последующем двукратном искажении сигнала Y. Еще

один недостаток рассмотренной системы передачи данных связан с тем, что

существуют некоторые неблагоприятные кодовые ситуации, с которыми скремблер

«не справляется».

2.3. Скремблер-дескремблер с изолированными генераторами псевдослучайных

битовых последовательностей

В схеме, приведенной на рис. 9, генераторы псевдослучайных битовых

последовательностей включены так, что они изолированы от каких-либо

нежелательных внешних воздействий. Генераторы, как и в предыдущей схеме,

работают синхронно, поэтому скремблирующий Z1 и дескремблирующий Z2 сигналы

одинаковы. Ошибка в линии не размножается дескремблером, так как она не

попадает в сдвиговый регистр RG2. Недостаток этой схемы — отсутствие

самосинхронизации генератора псевдослучайной битовой последовательности

дескремблера (напомним, что в предыдущей схеме такая синхронизация

имеется).

[pic]

Рис. 9. Система передачи данных, в которой скремблер и дескремблер содержат

изолированные генераторы псевдослучайных битовых последовательностей

2.4. Скремблер-дескремблер с неизолированными генераторами — улучшенный

вариант

Рассмотрим улучшенный вариант скремблера-дескремблера, построенного на

основе двух одинаковых генераторов псевдослучайных последовательностей

битов, рис. 10. Улучшение состоит в устранении упоминавшихся в п. 2.2

неблагоприятных кодовых ситуаций. В отличие от схемы, приведенной на рис.

8, применены средства коррекции состояний генераторов для устранения

нежелательных последовательностей битов.

[pic]

Рис. 10. Система передачи данных, в которой скремблер и дескремблер

содержат неизолированные генераторы псевдослучайных битовых

последовательностей (улучшенный вариант)

Скремблер содержит сдвиговый регистр RG1 с логическими элементами

Исключающее ИЛИ (XOR1 и XOR2) в цепи обратной связи, а также два двоичных

счетчика.

Счетчик лог. 0 устанавливается в нуль всякий раз, когда

скремблированный сигнал данных SCRD = 1. Если SCRD = 0, то содержимое

счетчика увеличивается на единицу по фронту сигнала CLK1. При накоплении

заданного числа единиц (например пяти) счетчик автоматически

устанавливается в нулевое состояние и формирует импульс SET установки в

единицу некоторого разряда (или группы разрядов) сдвигового регистра. Таким

образом, счетчик лог. 0 служит детектором цепочек лог. 0 заданной длины.

При обнаружении такой цепочки корректируется код в сдвиговом регистре.

Счетчик лог. 1 построен симметрично. Он устанавливается в нуль всякий

раз, когда скремблированный сигнал данных SCRD = 0. Если SCRD = 1, то

содержимое счетчика увеличивается на единицу по фронту сигнала CLK1. При

накоплении заданного числа единиц (например пяти) счетчик автоматически

устанавливается в нулевое состояние и формирует импульс RESET установки в

нуль некоторого разряда (или группы разрядов) сдвигового регистра. Счетчик

лог. 1 служит детектором цепочек лог. 1 заданной длины.

Дескремблер построен аналогично. Он дополнительно содержит схему

выделения синхросигнала CLK2 из скремблированного сигнала SCRD. Эта схема

может быть выполнена на основе петли фазовой авто подстройки частоты PLL

(Phase Locked Loop).

Система передачи данных функционирует следующим образом. Источник

данных формирует синхронный битовый поток SD и соответствующий синхросигнал

CLK1. Этот поток проходит через логический элемент XOR2. На второй вход

этого элемента поступает последовательность скремблирующих битов SC1.

Суммарный (скремблированный) поток SCRD передается по линии и поступает в

дескремблер.

После заполнения регистра RG2 информация в нем в точности совпадает с

той, которая присутствует в регистре RG1. В дальнейшем все изменения

информации в этих регистрах происходят синхронно, так как на их входы

подается один и тот же сигнал SCRD (разумеется, с учетом задержки передачи

по линии связи). Благодаря этому, SC2 = SC1. Логический элемент XOR4

формирует сигнал принимаемых данных RD, который повторяет исходный сигнал

SD. Это следует из того, что

RD = SCRD ? SC2 = SCRD ? SC1 = SD ? SC1 ? SC1 = SD.

Уточним роль счетчиков лог. 0 и лог. 1, о которых уже кратко

упоминалось. Предположим, что эти счетчики исключены из схем скремблера и

дескремблера. Схема остается работоспособной при условии, что поток SD не

содержит некоторых опасных последовательностей сигналов. Рассмотрим эти

последовательности.

При работе системы не исключено, что поступающие от источника данные

SD таковы, что логический элемент XOR2 скремблера в М последовательных

тактах сформирует сигнал лог. 0 (М — разрядность сдвигового регистра).

Тогда сдвиговый регистр RG1 (а синхронно с ним и регистр RG2) заполнится

нулевыми битами. Если после этого источник сигнала начнет передавать

длинную последовательность лог. 0, то на обоих входах логического элемента

XOR2 будут постоянно присутствовать нулевые сигналы, сигнал SCRD также в

течение длительного времени будет оставаться нулевым, что крайне

нежелательно.

Аналогичная ситуация возможна и после случайного заполнения сдвигового

регистра единичными битами. При последующей передаче длинной

последовательности сигналов SD = 1 на выходе логического элемента XOR2

поддерживается сигнал лог. 1, который в каждом такте записывается в

регистр, подтверждая его состояние «Все единицы».

Введение счетчиков позволяет исключить возможность заполнения регистра

RG1 одинаковыми битами (лог. 0 или лог. 1). Поэтому нет опасности фиксации

уровня сигнала в линии при последующей выдаче источником данных длинной

последовательности лог. 0 или лог. 1. Но это, к сожалению, не означает, что

задача получения гарантированно изменяющегося сигнала SCRD решена

«полностью и окончательно». Действительно, теоретически можно преднамеренно

синтезировать сколь угодно длинную последовательность сигналов SD,

совпадающую или противофазную последовательности сигналов SC1, какой бы

сложной она ни была (ведь ее можно заранее вычислить, зная структуру

скремблера и его начальное состояние). В результате такого синтеза получим

неизменный сигнал SCRD на протяжении любого желаемого интервала времени!

Точно так же можно было бы синтезировать периодический сигнал SCRD вида

010101... для создания максимального уровня перекрестных помех в соседних

проводах многожильного кабеля (например с целью тестирования системы). Но

так как начальное состояние регистра RG1 источнику данных не известно, на

практике такой синтез невозможен.

Вероятность случайного формирования нескремблируемых

последовательностей битов источником данных зависит от разрядности

скремблера и может быть небольшой, но с ней нельзя не считаться при

проектировании телекоммуникационных устройств.

Список литературы

1. С.М. Сухов, А.В. Бернов, Б.В. Шевкопляс - Синхронизация в

телекомуникационных системах. Анализ инженерных решений. - М.: Эко-Трендз,

2003г. - 272с.: ил.