Разработка управления тюнером спутникового телевидения

Разработка управления тюнером спутникового телевидения

Аннотация.

В данном дипломном проекте проведена разработка управления тюнером

спутникового телевидения.

В расчетно-теоретическом разделе рассмотрены вопросы, касающиеся

обоснования структурной схемы, принципиальной электрической схемы,

произведен расчет элементов схемы.

В конструкторско-технологическом разделе произведены выбор

конструкции блока, разработка технологического процесса сборки печатного

узла и блока в целом. Произведен расчет качества и других технологических

показателей.

В технико-экономическом разделе обосновывается целесообразность

данной разработки с точки зрения годового экономического эффекта.

В разделе охрана труда и окружающей среды проведена разработка

мероприятий по уменьшению ОВПФ при техпроцессе сборки.

Введение.

Спутниковое телевидение – область техники связи, занимающаяся

вопросами передачи телевизионных программ от передающих земных станций к

приемным с использованием искусственных спутников земли (ИСЗ) в качестве

активных ретрансляторов. Спутниковое вещание является сегодня самым

экономичным, быстрым и надежным способом передачи ТВ сигнала высокого

качества в любую точку обширной территории. К преимуществам СТВ относятся

также возможность использования сигнала неограниченным числом приемных

установок, высокая надежность ИСЗ, небольшие затраты и их независимость от

расстояния между источником и потребителем.

Важной проблемой в приемных установках СТВ является возможность

автоматического управления ими. Решить эту проблему можно с помощью

микропроцессорных устройств.

Использование микроэлектронных средств в изделиях производственного и

культурно-бытового назначения не только приводит к повышению технико-

экономических показателей изделий (стоимости, надежности, потребляемой

мощности, габаритных размеров) и позволяет многократно сократить сроки

разработки, отодвинуть сроки «морального старения» изделий, но и придает им

принципиально новые потребительские качества (расширенные функциональные

возможности).

Использование микропроцессоров в системах управления обеспечивает

достижение высоких показателей эффективности при столь низкой стоимости,

что микропроцессорам, видимо, нет разумной альтернативной элементарной базы

для построения управляющих и/или регулирующих систем.

Разработке устройства управления тюнером на основе микропроцессора

посвящена данная работа.

Техническое задание.

Разработать устройство управления тюнером, обладающее следующими

характеристиками:

1. Формирует 3 аналоговых сигнала управления в блоки настройки видео,

звука, поляризации со следующими параметрами соответственно:

а) Величина изменения напряжения на выходе от 0 до 9 В, шаг изменения в

пределах от (Umin=8 мВ до (Umax=10 мВ;

б) шкала изменения напряжения на выходе от 0 до 9 В, шаг изменения должен

находиться в пределах от (Umin=60 мВ до (Umax=80 мВ;

в) шкала изменения напряжения на выходе от 0 до 4,4 В, шаг изменения

напряжения должен находиться в пределах от (Umin=20 мВ до (Umax=25

мВ;

2. Выдает сигналы дискретного управления (8 сигналов).

3. Принимает сигналы управления и состояния блоков тюнера.

4. Выдает дискретные сигналы в блок индикации для визуального контроля

номера канала от «00» до «99».

5. Обеспечивает организацию часов реального времени с выдачей показаний на

экран по запросу пользователя.

6. Обеспечивает выдачу сигналов в блок экранной графики.

7. Должно обеспечивать сохранность информации в ОЗУ и информации о реальном

времени при пропадании напряжения сети.

8. Устройство должно обеспечивать прием и обработку сигналов от передатчика

системы дистанционного управления, построенного по типовой схеме

включения микросхемы КР1506ХЛ1.

Оглавление.

Введение. ……………………………………………………………….7

Техническое задание. ………………………………………………… 8

1. Расчетно-теоретический раздел. ……………………………… 9

1.1. Структурная схема устройства управления. …………………10

1.2. Описание принципиальной электрической схемы. ………….15

1.2.1. Микропроцессор 1821ВМ85. ………………………………….15

1.2.2. Адресная шина МП 1821ВМ85. ……………………………….19

1.2.3. Шина данных МП 1821ВМ85. ………………………………...21

1.2.4. Генератор тактовых импульсов для МП 1821ВМ85. ………..22

1.2.5. Установка начального состояния МП 1821ВМ85. …………...22

1.2.6. Запоминающие устройства. ……………………………………23

1.2.7. Оперативное запоминающее устройство. …………………….24

1.2.8. Постоянное запоминающее устройство. ……………………...28

1.2.9. Таймер. ………………………………………………………….31

1.2.10.Устройство ввода/вывода. …………………………………….38

1.2.11.Фиксирующая схема. ………………………………………….43

1.2.12.Согласующая схема. …………………………………………..44

1.2.13.Схема дешифрации. …………………………………………...45

1.2.14.Цифро-аналоговый преобразователь. ………………………..48

1.2.15.Дополнительные пояснения к схеме управления. …………..49

1.3. Расчеты параметров и элементов принципиальной схемы. …52

1.3.1. Расчет адресной шины и шины данных МП 1821ВМ85. ……52

1.3.2. Расчет ЦАП. …………………………………………………….54

1.3.3. Расчет параметров КТ3102Б. …………………………………..55

1.3.4. Цепь резонатора МС 512ВИ1. …………………………………57

1.3.5. Расчет RC-цепи МС 1533АГ3. ………………………………...57

1.3.6. Расчет элементов цепи опорного напряжения. ………………57

1.4. Справочные данные. …………………………………………...58

2. Конструкторско – технологический раздел. ………………….67

2.1. Патентный поиск. ………………………………………………68

2.2. Разработка конструкции блока. ……………………………….70

2.3. Выбор и обоснование типа платы, её технологии изготовления, класса

точности, габаритных размеров, материала, толщины шага координатной сетки.

…………………………………71

2.4. Конструкторский расчет элементов печатной платы. ……….72

2.5. Расчет параметров проводящего рисунка с учетом технологических

погрешностей получения защитного рисунка. ….74

2.6. Расчет проводников по постоянному току. …………………..76

2.7. Расчет проводников по переменному току. …………………..77

2.8. Оценка вибропрочности и ударопрочности. …………………79

2.9. Расчет теплового режима. ……………………………………..81

10. Расчет качества. ………………………………………………...84

2.11. Расчет надежности. …………………………………………….85

3. Технико-экономический раздел. ………………………………87

3.1. Предисловие. …………………………………………………...88

3.2. Расчет себестоимости устройства управления. ………………89

3.3. Расчет оптовой цены изделия и сопоставительный анализ с базовым

изделием. …………………………………………………….96

3.4. Расчет годовых эксплуатационных расходов.………………...97

3.5. Расчет годового экономического эффекта от внедрения спроектированного

изделия. ………………………………………….99

4. Раздел охраны труда. …………………………………………101

4.1. Обеспечение охраны труда на операциях сборки. ………….102

4.2. Расчет местной вытяжной вентиляции. ……………………..105

4.3. Обеспечение производства печатного узла в чрезвычайных условиях.

Обеспечение устойчивости производства изделия при нарушении поставок

комплектующих элементов и материалов. ...107

Список литературы. ………………………………………………….112

РАСЧЕТНО-ТЕОРЕТИЧЕСКИЙ

РАЗДЕЛ

1.1. Блок-схема устройства управления.

Принцип функционирования схемы.

Устройство

ввода/вывода

БИ – блок индикации

ОЗУ – оперативное запоминающее устройство

ПЗУ – постоянное запоминающее устройство

ДУ – дистанционное управление

Схема дистанционного управления (ДУ) генерирует последовательность

коротких импульсов ИК излучения, в соответствии с нажатой кнопкой на панели

ДУ. Каждая последовательность состоит из 14 импульсов, из которых 11

импульсов информационных, а также предварительный, запускающий и

останавливающий импульсы. С помощью 11 информационных импульсов, мы

передаем сигнал ДУ, который представляет собой десятибитовое слово. Его

четыре первых бита отведены для передачи адреса, а остальные для передачи

команды. Таким образом можно сформировать 16 групп адресов по 64 команды в

каждой (в нашем случае будем использовать 16 команд с одним строго

определенным адресом).

Двоичная информация каждого бита определяется длительностью интервалов

между импульсами. Логическому «0» соответствует основной интервал времени

Т, логической «1» – 2Т.

Временной интервал между предварительным и запускающим импульсами – 3

Т, между запускающим и первым информационным – Т, между последним

информационным и останавливающим – 3Т.

Предвари- Запуска- Биты Биты Останав-

тельный ющий адреса команды

ливающий

импульс импульс

|А |аккумулятор |8 разрядов |

|РС |счетчик команд |16-разрядный адрес |

|ВС, DЕ, HL |Регистры общего |6 8-разрядных, |

| |назначения, |3 16-разрядных |

| |HL-указатель данных | |

|SP |указатель стека |16-разрядный адрес |

|F |регистр флажков |5 флажков |

| | |(8 разрядов) |

8-битовая ШД (внутр.)

Источник

питания

+5В

земля

Х1

A8[pic]А15

AD0[pic]AD7

Х2

[pic] [pic] Вход

Выход

Выход Готовность S0 S1 IO/M сброса сброса

такт.имп. адресный Захват

ключ открыт Подтверждение

захвата

Рисунок 1.

В МП использована мультиплексная шина данных. Адрес передается по двум

шинам: старший байт адреса – по шине адреса, а младший байт адреса – по

шине данных. В начале каждого машинного цикла младший байт адреса поступает

на ШД. Этот младший байт может быть зафиксирован в любом 8-разрядном

фиксаторе посредством подачи сигнала отпирания фиксатора адреса (ALE). В

остальное время машинного цикла шина данных используется для передачи

данных между ЦП и памятью или устройствами ввода/вывода.

ЦП вырабатывает для шины управления сигналы [pic], [pic], S0, S1 и IO/М.

Кроме того, он же выдает сигнал подтверждения прерываний INTA. Сигнал HOLD

и все прерывания синхронизируются с помощью внутреннего генератора тактовых

импульсов. Для обеспечения простого последовательного интерфейса в МП

предусмотрены линия последовательного ввода данных (SOD). МП имеет всего 5

входов для подачи сигналов прерываний: INTR, RST5.5, RST6.5, RST7.5. и

TRAP. Сигнал INTR имеет такое же назначение, как и сигнал INT в МП 580ВМ80.

Каждый из входов RST5.5, RST6.5, RST7.5. может программно маскироваться.

Прерывания по входу TRAP не может быть маскировано. Если маска прерываний

не установлена, то на указанные маскируемые прерывания МП будет

реагировать, помещая при этом содержимое счетчика команд в стек и переходя

к выполнению программы, адрес которой определяется вектором реестра.

|Вход прерывания |Адрес памяти |

|5.5 |2 С16 |

|6.5 |3 L16 |

|7.5 |3 C16 |

|TRAP |2 L16 |

Так как прерывания TRAP не может, быть маскировано, при появлении запроса

прерывания на этом входе микропроцессор будет всегда переходить к

выполнению программы, указанной вектором реестра.

Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала,

вход RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5

достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому

прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет

наивысший приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR

имеет низший приоритет.

Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом:

. на вход HOLD нужно подать уровень логической «1».

. Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП

переводится в состояние логической «1». Перевод этой линии в состояние

логической «1»означает, что МП прекратил управление АШ, ШД и шиной

управления.

Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85

подать уровень логического «0». Это необходимо, когда время реакции

памяти или устройства ввода/вывода больше, чем время цикла команды.

Каждая команда МП состоит из одного, двух или трех байтов, причем

первый байт это КОП команды. КОП определяет природу команды, по КОПу ЦП

определяет, нужны ли дополнительные байты и если да, ЦП их получит в

последующих циклах. Поскольку байт КОПа состоит из 8 бит, может

существовать 256 разных КОПов, из числа которых МП 1821ВМ85 использует

244.

Основная последовательность действий при выполнении любой команды

такова:

1. Микропроцессор выдает в память адрес, по которому хранится код

операции команды.

2. Код операции читается из памяти и вводится в микропроцессор.

3. Команда дешифруется процессором.

4. Микропроцессор настраивается на выполнение одной из основных функций в

соответствии с результатами дешифрации считанного кода операции.

Фундаментальной и отличительной особенностью использования МП при

проектировании устройств заключается в следующем: синхронизация всех

сигналов в системе осуществляется схемами, входящими в состав кристалла

микропроцессора.

Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая

тактовая частота равна 3.072 МГц. В этом случае длительность одного

машинного такта приблизительно равна 325 мс, а требуемое время доступа к

памяти - около 525 мс, что соответствует облегченному режиму для МОП

памяти.

1.2.2. Адресная шина микропроцессора 1821ВМ85.

В МП 1821МВ85 используется принцип «временного мультиплексирования»

функций выводов, когда одни и те же выводы в разные моменты времени

представляют разные функции. Это позволяет реализовать ряд дополнительных

функций при тех же 40 выводах в корпусе МП. Восемь мультиплексированных

выводов играют роль шины данных, либо младших разрядов адресной шины.

Необходимо «фиксировать» логические состояния выводов AD0[pic]AD7 МП в

моменты, когда они функционально представляют адресные разряды А0[pic]А7.

Для этого необходимо точно знать, когда на этих выводах отображается

адресная информация. В корпусе МП существует специальный вывод N 30,

обозначенный ALE – открытие фиксатора адреса, сигнал на котором в

нормальном состоянии соответствует логическому «0». Если информация на

выводах AD0[pic]AD7 (N 12[pic]19), является адресной А0[pic]А7, то ALE

переводится в состояние логической «1». При перехода ALE из состояния

логической «1» в состояние логического «0» информация на AD0[pic]AD7 должна

быть зафиксирована. Отметим что для стробирования адресной информации от МП

может быть использован любой фиксатор. Единственная предосторожность,

которую необходимо соблюдать при использовании фиксаторов, заключается в

согласовании нагрузки по току для выводов AD0[pic]AD7 МП 1821ВМ85 и входов

фиксатора во избежание их перегрузки, т.е. необходимо убедиться, что ток на

входе используемого фиксатора не является слишком большим для МП. В

качестве фиксатора будем использовать регистр, тактируемый сигналом ALE от

микропроцессора. Регистр – это линейка из нескольких триггеров. Можно

предусмотреть логическую схему параллельного отображения на выходах

состояния каждого триггера. Тогда после заполнения регистра от параллельных

выводов, по команде разрешения выхода, накопленное цифровое слово можно

отобразить поразрядно сразу на всех параллельных выходах.

Для удобства поочередной выдачи данных от таких регистров (буферных

накопителей) в шину данных процессора параллельные выходы регистров

снабжаются выходными буферными усилителями, имеющими третье, разомкнутое Z

состояние.

Из множества регистров различных серий свой выбор я остановил на регистре

серии 1533, т.к. по сравнению с серией 555 они имеют большее быстродействие

и меньшее (в 1.5[pic]2 раза) энергопотребление. В свою очередь регистры

серии 555 имеют быстродействие аналогичное быстродействию серии 155, но

меньшее энергопотребление.

Микросхема 1533UR22 – восьмиразрядный регистр – защелка отображения

данных, выходные буферные усилители которого имеют третье Z –состояние.

Пока напряжение на входе №11 высокого уровня, данные от параллельных входов

отображаются на выходах. Подачей на вход № 11 напряжения низкого уровня,

разрешается запись в триггеры нового восьмибитового байта. Если на вход № 1

подать напряжение высокого уровня, выходы микросхемы переходят в 3-е Z

состояние.

Таким образом, с помощью микросхемы 1533 UR22 мы фиксируем адресную

информацию, поступающую от МП.

Схема включения 1533 UR22.

| |1 | | | | |

|ALE | |ОЕ | | | |

| |11 | | | |2 Uп=5В |

| | |РЕ | |Q1 | |

| |3 | | | |5 № 10 – ЗЕМЛЯ |

| | |D1 | |Q2 | |

| |4 | | | |6 № 20 - Uп |

| | |D2 | |Q3 | |

| |7 | | | |9 |

| | |D3 | |Q4 | |

|К |8 | | | |12 |

|AD0[p| |D4 | |Q5 | |

|ic] | | | | | |

|AD7 |13 | | | |15 |

| | |D5 | |Q6 | |

| |14 | | | |16 |

| | |D6 | |Q7 | |

| |17 | | | |19 |

| | |D7 | |Q8 | |

| |18 | | | | |

| | |D8 | | | |

Таблица истинности.

| | | | |Выход |Выход |

| | | | |триг-ге| |

| | | | |ра | |

| |[pic|PE |Dn |[pic] |Q0[pic]|

|Разрешение и считывание из |] |В |Н |Н |Q7 |

|регистра |Н |В |В |В |Н |

| |Н | | | |В |

|Защелкивание и считывание из |Н |Н |«Н» |Н |Н |

|регистра |Н |Н |«В» |В |В |

|Защелкивание в регистр |В |Н |«Н» |Н |Z |

|разрыв выходов |В |Н |«В» |В |Z |

1.2.3. Шина данных микропроцессора 1821ВМ85.

Шина данных в отличие от шины адреса является двунаправленной. Значит

необходимо предусмотреть буфер, который по соответствующим сигналам

управления от МП будет пропускать данные как к МП так и от него. В качестве

двунаправленного буфера будем использовать микросхему 1533

АП6.

Микросхема 1533 АП6 содержит 8 ДНШУ с тремя состояниями выводов, два

входа разрешения ЕАВ - №1 (переключение направления каналов) и [pic] - №19

(перевод выхода канала в состояние Z).

Таблица истинности.

|[pic] |ЕАВ |Ап |Вп |

|Н |Н |А[pic]В |Вход |

|Н |В |Вход |В[pic]А |

|В |х |Z |Z |

В качестве управляющих сигналов будем использовать сигналы [pic]; EN. Если

сигнал [pic] подать на вход №1 микросхемы 1533 АП6, то при [pic]=

«0» направление передачи информации В[pic]А

[pic]= «1» направление передачи информации А[pic]В

Подача сигнала EN на вход № 19 микросхемы 1533 АП6, при котором выводы

переходят в третье Z состояние, будет рассмотрена ниже.

| |2 | |[pic]| | |

| | |АО |F | | |

| | | |[pic]| | |

| |3 | | | |18 Uп=5В |

| | |А1 | |В0 | |

| |4 | | | |17 № 20 – Uп |

| | |А2 | |В1 | |

| |5 | | | |16 № 10 - ЗЕМЛЯ |

| | |А3 | |В2 | |

| |6 | | | |15 |

| | |А4 | |В3 | |

| |7 | | | |14 |

| | |А5 | |В4 | |

| |8 | | | |13 |

| | |А6 | |В5 | |

| |9 | | | |12 |

| | |А7 | |В6 | |

| |1 | | | |11 |

| | |ЕАВ | |В7 | |

| |19 | | | | |

| | |[pic| | | |

| | |] | | | |

1.2.4. Генератор тактовых импульсов

для микропроцессора 1821 ВМ85.

Схема генератора тактовых импульсов микропроцессора 1821ВМ85

содержится в самом микропроцессоре. Достаточно подключить кварцевый

резонатор к выводам № 1 и № 2 МП. Кварцевый резонатор может иметь любую

частоту колебаний в диапазоне от 1 до 6 МГц. Эта частота делится пополам, и

соответствующие импульсы используются в МП. На рисунке 2 показана схема

подключения кварцевого резонатора, в результате чего обеспечивается

синхронизация МП 1821ВМ85.

+5 В

1МГц

Рисунок 2.

1.2.5. Установка начального состояния

микропроцессора 1821ВМ85.

После включения питания ЦП должен начинать выполнение программы

каждый раз с команды, расположенной в ячейке с определенным адресом, а не с

какой-либо произвольной ячейке. Для этого нужно выполнить начальную

установку МП. Такая начальная установка осуществляется при первом включении

МП, а также в любое время, когда потребуется вернуть МП к началу выполнения

системной программы, всегда с одной и той же определенной ячейки памяти.

Чтобы выполнить функции начальной установки МП, к входу [pic] (№ 36)

МП подключаются элементы, соединенные в соответствии со схемой, показанной

на рисунке 3.

При подаче питания конденсатор заряжается до напряжения +5 В через

R1. Когда напряжение достигает некоторого определенного значения (min 2.4

В), выполнение команды «сброс» завершится и система начнет выполнение

программы с адреса 0000. После отключения питания произойдет разрядка

конденсатора С1 и микропроцессор будет находиться в исходном состоянии до

тех пор, пока напряжение на конденсаторе С1 не достигнет требуемого

значения.

+5В

VD1 R1

C1

Рисунок 3.

1.2.6. Запоминающие устройства.

Постоянная тенденция к усложнению задач, решаемых с помощью

микропроцессорной техники, требует увеличение объёма и ускорение процесса

вычислений. Однако скорость решения любой задачи на ЭВМ ограничена временем

ограничения к памяти, т.е. к ОЗУ. В таблице сравниваются характеристики

ОЗУ, выполненной на разной элементно-технологической основе.

|Приме-няемые|Время |Информа-цион|Плотность |Энергопо- |

|элементы |выборки,мс |ная ёмкость |размещ. |требление |

| | | |информац., |при |

| | | |бит/см3 |хранении |

| | | | |информац. |

|БП VT |50[pic]300 |103[pic]105 |До 200 |Есть |

|МОП |250[pic]103 |103[pic]106 |200[pic]300 |Есть |

|структуры | | | | |

|Ферритовые |350[pic]1200|106[pic]108 |10[pic]20 |Нет |

|сердечники | | | | |

Полупроводниковые ЗУ по режиму занесения информации делятся на

оперативные и постоянные, по режиму работы – статистические и динамические,

по принципу выборки информации – на устройства с произвольной и

последовательной выборкой, по технологии изготовления – на биполярные и

униполярные.

1.2.7. Оперативные запоминающие устройства.

ОЗУ предназначены для записи, хранения и считывания двоичной

информации. Структурная схема представлена на рисунке 4.

А0[pic]Аn

[pic]/RD

DI

D0

СS

SEX

SEY

НК – накопитель; DCX, DCY – дешифраторы строк и столбцов; УЗ – устройство

записи, УС – устройство считывания, УУ – устройство управления.

Как уже отмечалось, ОЗУ можно разделить на 2 типа: статические и

динамические. В накопителях статических ОЗУ применяются триггерные элементы

памяти. В ОЗУ динамического типа запоминающим элементом служит конденсатор.

Динамические ОЗУ имеют ряд преимуществ по сравнению со статистическими ОЗУ.

Основные характеристики динамических ОЗУ:

| |I |II |III |IV |

|Наибольшая |4К |16К |64К |256К |

|ёмкость, | | | | |

|бит/кристалл | | | | |

|Время выборки |200[pic]|200[pic]30|100[pic]200 |150[pic]200 |

|считывания, мс |400 |0 | | |

|Рпотр, мВт/бит |0,1[pic]|0,04[pic]0|4 10-3[pic]5|3 10-3[pic]4|

| |0,2 |,05 |10-3 |10-3 |

Преимуществом статистических ОЗУ перед динамическими является отсутствие

схемы регенерации информации, что значительно упрощает статические ЗУ, как

правило, имеют один номинал питающего напряжения.

Типовые характеристики СЗУ:

| |ЭСЛ |ТТЛ |ТТЛШ |U2Л |пМОП |кМОП |

|Ёмкость, |256[pic|256[pic|1К[pic]|4К[pic]|4К[pic]|4К[pic]|

|бит/кристалл |] 16К |] 64К |4К |8К |16К |16К |

|Время выборки |10[pic]|50[pic]|50[pic]|150 |45[pic]|150[pic|

|считывания, мс |35 |100 |60 | |100 |] 300 |

|Рпотр , мВт/бит|2[pic]0|15[pic]|0,5[pic|0,1[pic|0,24[pi|0,02 |

| |,06 |0,03 |] 0,3 |] 0,07 |c] 0,05| |

Наибольшим быстродействием обладают биполярные ОЗУ, построенные на

основе элементов ЭСЛ, ТТЛШ. Перспективными являются ОЗУ, построенные на

транзисторных структурах U2Л, позволяющих уменьшить площадь ЗЭ до

2000[pic]100мкм2 и снизить мощность потребления до нескольких микроватт на

бит, при tвкл=50[pic]150 мс.

Статические ОЗУ на МОП транзисторах, несмотря на среднее

быстродействие, получили широкое распространение, что объясняется

существенно большей плотностью размещения ячеек на кристалле, чем у БП ОЗУ.

Для рМОП удалось уменьшить геометрические размеры ЗЭ и снизить

напряжение питания до 15 В.

Для ОЗУ пМОП удалось ещё больше уменьшить геометрические размеры,

получить в 2,5 раза большую скорость переключения. Единое напряжение

питания +5В обеспечивает непосредственную совместимость таких ОЗУ по

логическим уровням с микросхемами ТТЛ.

Элементы ОЗУ на кМОП VT используются для построения статических ОЗУ

только при необходимости достижения min Рпотр. Также при переходе к режиму

хранения Рпотр уменьшается на порядок.

Для статических ОЗУ достигнута ёмкость 64 Кбит при организации 16

разрядов и времени выборки до 6 мс. Iпотр статических БП ОЗУ 100[pic]200

мА. Широко применяются схемы на кМОП-VT, среди которых наибольшее

распространение получила серия 537; Iпотр[pic]60 мА (режим обращения) и

Iпотр=0,001[pic]5 мА (хранение). В большинстве схем предусмотрен режим

хранения с пониженным Uпит=2 В. Это позволяет наиболее просто реализовать

работу ОЗУ от резервных батарей.

Динамические ОЗУ представлены в основном серией КР565 с max ёмкостью

256х1 разряд и min времени выборки 150 мс. Но необходимо постоянное

восстановление информации – регенерации, период которой составляет 1[pic]8

мс. Для регенерации нужны дополнительные схемы, что усложняет схему в

целом.

Дальнейшее рассмотрение будем вести на примере статического ОЗУ 2Кх8

с общим входом и выходом типа 537РУ10.\

1) tвыб[pic]220 мс.

2) Рпотр: хранение Uп=5В – 5,25 мВт

Uп=2В – 0,6 мВт

обращение - 370 мВт

3) Iпотр: хранение – 3 10-4 мА

обращение – 70 мА

4) Диапазон рабочих

температур - 10[pic]+[pic]С.

Усиление вх-вых сигналов до уровней ТТЛ осуществляется с помощью вых.

формирователей. Т.к. ОЗУ организовано как 2Кх8, значит необходимо

использовать АО[pic]А10 адресных линий и DO[pic]D7 линий шины данных.

Для управления функционированием схемы используется 3 вывода:

1) [pic]/RE - № 21

2) CE - № 18

3) OE - № 20

Микросхема 537РУ10 функционирует в 3 режимах:

. режим хранения данных

. режим считывания данных

. режим записи данных

Таблица истинности:

| |[pic]/R|[pic] |[pic|DO[pic]D7 |

| |E | |] | |

|Хранение |X |1 |X |Z |

|Запись |O |O |X |«0» или «1» |

|Считывание 1 |1 |O |O |«0» или «1» |

|Считывание 2 |1 |O |1 |Z |

Запись и считывание производится по 8 бит. При считывании можно

запретить вывод информации ([pic]=1). В качестве управляющих сигналов можно

использовать сигналы WR, RD, CSO (организация сигнала CSO будет рассмотрена

ниже).

|К |8 | |RAM | | | К шине данных |

|шине | |АО | | | | |

|адрес| | | | | | |

|а | | | | | | |

| |7 | | | |9 | |

| | |А1 | |D0 | | |

| |6 | | | |10 | |

| | |А2 | |D1 | | |

| |5 | | | |11 | |

| | |А3 | |D2 | | |

| |4 | | | |13 | |

| | |А4 | |D3 | | |

| |3 | | | |14 | |

| | |А5 | |D4 | | |

| |2 | | | |15 | |

| | |А6 | |D5 | | |

| |1 | | | |16 | |

| | |А7 | |D6 | | |

| |23 | | | |17 | |

| | |А8 | |D7 | | |

| |22 | | | | | |

| | |А9 | | | | |

| |19 | | | | | |

| | |А10 | | | | |

|WR |21 |WE/R| | |24 | |

| | |E | |Uп | | |

|RD |20 | | | |12 | |

| | |OE | |GND | | |

|CSO |18 | | | | | |

| | |CE | | | | |

1.2.8. Постоянное запоминающее устройство.

Структурная схема ПЗУ аналогична структурной схеме ОЗУ, только

отсутствует устройство записи, т.к. после программирования ПЗУ, информация

из него только считывается.

Основные характеристики восьми типов ПЗУ приведены ниже:

|Параметр |ЭСЛ |ТТЛ |ттлш |рмоп |пмоп |кмоп |лиз |

| | | | | | | |моп |

|Ёмкость, |256[pi|1К[pic|1К[pic|4К[pic|8К[pic|64К |256 К |

|бит/ |c] 1К |] 64 К|] 64 К|] 8К |] 64 К| | |

|кристалл | | | | | | | |

|Рпотр, |0,8 |0,01[p|0,01[p|0,1 |0,01 |5 10-3|2 10-3|

|мВт/бит | |ic] |ic] | | | | |

| | |0,5 |0,1 | | | | |

|tсчит, мс |20 |50[pic|45[pic|500 |30 |50 |200 |

| | |] 350 |]85 | | | | |

Для потребителей выбор типа ПЗУ во многом определяется не только

электрическими параметрами этой большой ИС, но и способами её

программирования. ПЗУ могут программироваться, как у потребителя, так и на

предприятии –изготовителе. Существуют ПЗУ однократного и многократного

программирования.

Наиболее универсальными являются перепрограммирования ПЗУ, которые

изготовляются на основе МОП-структур и ЛИЗМОП. Ёмкость таких РПЗУ достигает

256 кбит с организацией 32х2. Информация стирается с помощью УФ-облучения

кристалла. В накопителях РПЗУ используются специальные типы VT-структур,

которые изменяют свои характеристики при программировании РПЗУ. Это

изменение характеристик и служит признаком хранящейся информации. Время

выборки считывания таких РПЗУ широкое распространение получила серия 573.

Свой выбор я остановил на РПЗУ 8к х 8 типа 573РФ4:

1) tхр не менее 25000 ч.

2) число циклов не менее 25.

перепрограммирования (Т=[pic]С).

3) Uп – 5 В

Uпрогр – 5 В (считывание)

21,5 В (программирование).

4) Рпотр – не более 420 мВт.

5) tвыб.адреса – не более 300[pic]450 мс.

Страницы: 1, 2, 3