Методические указания по микропроцессорным системам

системной магистрали. Магистрали микроЭВМ представляют собой систему

MULTIBUS, в состав которой входят 16-разрядная МД, 20-разрядная МА, восемь

входов прерываний, шины управления и шины арбитража. Последние позволяют

осуществить синхронизацию процесса использования системных магистралей при

параллельной работе нескольких процессоров в системе. Для формирования шин

управления и арбитража в таких системах применяются специальная схема

системного контроллера и схема арбитража работы процессоров. Схемы

используют следующие выводы МП БИС: RQ/EQ, RQ/E1, позволяющие

сопроцессорам брать управление магистралями системы; QS0 и QS1,

отображающие состояние конвейера команд и позволяющие внешним устройством

или сопроцессорам системы следить за выполнением команд МП БИС; LOCK –

сигнал, используемый для запрета доступа к магистралям на время выполнения

текущей команды.

4.2. Особенности проектирования МПC на основе однокристальных микроЭВМ и

контроллеров.

Так же, как и при выполнении системного этапа проектирования любых

ЭВМ, при проектировании МПC на основе однокристальных микроЭВМ с самого

начала должны быть определены и документированы основные функциональные

характеристики разрабатываемой системы: разработчики и изготовители МПС

могут интерпретировать характеристики не так, как заказчик и это может

привести к необходимости переделки уже выполненной работы.

Результатом этого этапа должна быть структурная схема МПС с

определением всех входных и выходных сигналов и их электрических и

временных характеристик. На этом же этапе желательно составить так

называемый "служебный обзор", в котором форма задания функциональных

характеристик заказчика заменяется на более удобную для разработчика.

Толкование этого документа должно иметь полное понимание и однозначность.

Можно также внести предложения по улучшению характеристик и параметров МПС,

которые заинтересуют заказчика. Выбор MП MПC - достаточно сложная

процедура, при которой надо учитывать множество факторов. Если, например,

доступна только одна модель однокристального МП, то проблема выбора

сводится к ответу на вопрос: можно ли построить МПС с требуемыми

характеристиками на основе этого МП. При разработке МПС с предполагаемым

большим объемом выпуска выбор и проверка правильности принятого решения

требуют значительного времени.

Так как одним из главных критериев при выборе MП является требуемое

быстродействие, наиболее распространенным методом его оценки является

использование так называемых б е н ч м а р к о в с к и х программ (БПр).

БПр - это программа решения на анализируемом МП такой задачи, которая по

составу операций соответствует классу задач предполагаемого применения.

Обычно длина БПр – 100-200 команд. В состав ее обязательно должны входить

операции по вводу-выводу.

Важным достоинством выбора МП на основе БПр является то, что она не

только определяет время решения задачи на конкретном MП, но и вскрывает

достоинства и недостатки его системы команд для заданной области

применений. Если проверка правильности составления БПр на конкретных

числовых примерах покажет, что БПр не дает удовлетворительных временных

показателей ее выполнения, следует использовать один из следующих подходов:

- повторить разработку для этого же МП, но перераспределить при этом

программные и аппаратные средства таким образом, чтобы обеспечить требуемые

характеристики по быстродействию;

- выбрать более быстродействующий МП.

Процедура выбора МП с помощью БПр приведена на рис. 4.3.

Разработка аппаратной части МПС должна начинаться с разработки ее

процессора, поскольку в дальнейшем он может использоваться для проверки

других устройств. Обычно в процесс разработки процессора входят этапы по

разработке вспомогательного оборудования, которое позволяет упростить

проверку и отладку процессора.

В состав МПК БИС в ряде случаев не входит генератор тактовых

импульсов, поэтому он должен быть разработан и изготовлен в первую очередь,

так как он может быть единственным элементом, необходимым для запуска

процессора.

Если МПС реализуется на сравнительно большом числе ИС, а рабочая

программа достаточно сложна, то потребуется разработка и изготовление

пульта. Он должен иметь индикацию состояния адресной шины и шины данных.

Кнопки и переключатели должны обеспечивать управление пуском и остановкой,

шаговым режимом и вводом данных и команд в ОЗУ МПС.

Правильность функционирования процессора МПС должна проверяться в

режиме выполнения программы. Поскольку платы памяти изготавливаются обычно

позже, для проверки процессора необходимо разработать и изготовить макет

небольшого ЗУ.

[pic]

Рис. 4.3. Процедура выбора МП

Проверку рекомендуется начать с выполнения команды условного перехода,

которая передает управление самой себе. Это позволит, во-первых, убедиться

в работоспособности МП, а, во-вторых, исследовать временную диаграмму

работы процессора MПС с помощью осциллографа. На основе макета памяти можно

проверить выполнение всех команд, а позже проверить работоспособность

остальной аппаратуры МПС.

Характеристики МПС в значительной степени определяются организацией

обмена информацией между МП, основной памятью и внешними устройствами.

Поэтому разработка интерфейса системы является одним из наиболее

ответственных этапов разработки. Сложностъ этого этапа обуславливается тем,

что связь БИС, входящих в MПK, обычно функционально и структурно строго

регламентирована руководящим техническим материалом, спецификой МПС,

предназначенной для конкретного применения, и определяется исключительно

внешними устройствами МПС и их связью с МП и основной памятью. На

аппаратуру, обеспечивающую этот интерфейс, в некоторых случаях приходится

60-80% общих аппаратурных затрат. В функции интерфейса обычно входят

операции по дешифрации адреса устройства, синхронизации обмена,

согласование информационных и управляющих сигналов, дешифрация кода

команды, генерирование запросов на прерывание процессора и др.

Для того, чтобы МПС могла выполнять задачи обработки данных, ее

необходимо снабдить соответствующим программным обеспечением (ПО), которое

подразделяется на две части: системное и прикладное. Основой системного ПО

служит, как правило, некоторая операционная система, которая включается в

состав МПС при ее поставке потребителю. Прикладное ПО содержит комплекс

программ, соответствующих специфике области применения системы. И

системное, и прикладное ПО создаются с помощью подходящих языков

программирования, включая язык Ассемблера данной МПС и языки высокого

уровня.

Составляя программу для МПС (или микроЭВМ) в машинных кодах или на

языке Ассемблера, программист абстрагируется от всего многообразия

элементов МПС и имеет дело лишь с системой команд и ограниченным числом ее

регистров, называемых программно-доступными регистрами. Эти регистры

характеризуются тем, чти их имена или условные обозначения (номера) могут

применяться в машинных командах, а содержимое регистров может быть

изменено, прочитано или использовано с помощью соответствующих команд по

желанию программиста. Программно-доступные регистры обычно составляют лишь

небольшую часть всех регистров MП. Никакие другие элементы МП, кроме его

программно-доступных регистров, не находят отражения в программах,

написанных в кодах системы или на языке Ассемблера. Следовательно, с точки

зрения программиста МП МПС представляет собой совокупность программно-

доступных регистров, которые каким-то образом связаны с остальными

компонентами и элементами процессора с целью выполнения операций,

соответствующих системе команд данного МП. Можно, таким образом, полагать,

что набор программно-доступных регистров и система команд – это главное,

что нужно знать программисту о микропроцессоре, чтобы приступить к

написанию программы.

4.3. Обзор перспективных проектов МПС на основе однокристальных комплектов

БИС

В данном подразделе рассматриваются проекты МПС, созданные в 80-90х

годах и послужившие основой для современных МПС на основе однокристальных

МП.

В рассматриваемых классах МПС были применены новейшие достижения как

технологий, так и новых принципов организации архитектур самих МП и МПС в

целом.

МПС на основе 32-разрядного МП NS32032 представляет собой результат

развития разработок фирмы National Semuiconductor в области МП, для которых

характерна 32-разрядная внутренняя архитектура при 8- или16-разрядных шинах

данных и интерфейса. Структура МПС на основе МП NS32032 представлена на

рис. 4.4.

[pic]

Рис. 4.4. Структура МПС на основе МП NS32032

МПС кроме МП NS32032 содержит следующие вспомогательные микросхемы:

- устройство управления временными состояниями(УУВС) NS32201;

- устройство управления памятью (УУП) NS32082;

- устройство обработки с плавающей запятой (УОПЗ) NS32081;

- устройство управления прерываниями (УУПр) NS32202;

В отличие от ситуаций с сопроцессорами, которые не способны

декодировать свои собственные команды, при работе со вспомогательными

процессорами УОПЗ и УУП центральный МП (ЦПУ) декодирует коды операций и

останавливается на время пересылки команд и данных в эти процессоры, причем

дополнительные строки программы на это не затрачиваются.

МПС на основе МП 80386 (рис. 4.5), представляющего собой 32-разрядную

версию 16-разрядного МП 80286, содержит также сопроцессор математической

обработки 80387, внутриплатную кэш-память с прямым отображением и двух-

портовый контроллер памяти, обеспечивающий ЦПУ и системной шине возможность

доступа к памяти через расширитель 32-разрядной локальной шины. В данной

МПС реализуется обработка данных всех типичных видов (16-и 32-разрядных

целых чисел, битовых команд, цепочек байтов, двоично-десятичных чисел), а

если в состав системы включен сопроцессор 80387 – обработка 32-, 64- и 80-

разрядных действительных чисел.

[pic]

Рис. 4.5. Структура МПС на основе МП 80386

МПС на основе МП NCR/32 (рис. 4.6). Данный МП обладает уникальной

способностью, заключающейся в возможности микропрограммного управления им с

целью эмуляции набора команд других МП или МПС с использованием внешнего

ППЗУ.

[pic]

Рис. 4.6. Структура МПС NCR/32.

ЦПУ имеет две независимые мультиплексированные шины: 32-разрядную шину

процессор-память, служащую для интерфейса основной памяти, портов ввода-

вывода и других устройств, обеспечивающих работу системы, и 16-разрядную

шину устройства хранения команд, которая осуществляет интерфейс с ППЗУ

микропрограмм. Диапазон адресации составляет 16Мбайт прямо адресуемой

реальной памяти и 128Кбайт прямо адресуемой памяти микрокоманд. Скорость

пересылки данных по шине процессор-память превышает 50Мбайт/с. Доступном к

шине управляет устройство арбитража приоритетов.

Устройство преобразования адресов выполняет функции управления при

работе с реальной и виртуальной памятью, ведения учета астрономического

времени, а также обнаружения и коррекции ошибок в системной памяти.

Диапазон адресации виртуальной памяти составляет 4Гбайта. Устройство

расширенной арифметики располагает полным набором арифметических операций

ЭВМ класса IBM.

МПС ARM фирмы Accorn (Англия) предназначена для решения задач

искусственного интеллекта и работы с языками высокого уровня и обладает

наиболее характерными признаками компьютеров с сокращенным набором команд:

небольшой аппаратно-реализованный набор команд; конвейеризация в

архитектуре процессора; небольшие размеры СБИС; высокая пропускная

способность памяти. МПС ARM (рис. 4.7) имеет 26-разрядную адресную шину и

отдельную 32-разрядную шину данных с пропускной способностью памяти

18 Мбайт/c (при использовании пакетного режима скорость пересылки данных

увеличивается на 30 %). Диапазон адресации составляет 64 Мбайт.

[pic]

Рис. 4.7. Структура МПС ARM

Пересылками данных управляет ряд отдельных блоков, а не ПЗУ

микропрограмм; дешифратор команд – программируемая логическая матрица.

Благодаря широкому использованию конвейерных принципов обработки и налично

группового сдвигателя производительность МПС достигает 3 млн. оп/с. Набор

команд – это основные 44 команды пяти типов: “регистр-регистр”, арифметика

и логика, загрузки и записи в память содержимого одиночного регистра и

множества регистров, переходов.

МПС на основе МП ?РD7281 NEC. ЦПУ данной МПС представляет собой

конвейерный МП для обработки цифровых сигналов, специально предназначенный

для этого вида обработки (восстановление, заполнение, сжатие, распознавание

образов), а также для реализации быстрых преобразований Фурье и числовой

обработки.

Этот МП является СБИС, в которой впервые воплощена потоковая

архитектура. За счет применения ленточного принципа управления прохождением

потоков и конвейерной архитектуры в МП достигается скорость обработки 5

млн. оп/с и при последовательном соединении нескольких МП

производительность МПС возрастает почти линейно. Внутренний круговой

конвейер состоит (рис. 4.8) из таблицы связей, функциональной таблицы,

памяти данных, очередей и процессорного устройства.

[pic]

Рис. 4.8. Структурная схема процессора ?РD728

Метки, поступающие через контроллер ввода, передаются в таблицу связей

и обрабатываются необходимое число раз в конвейере.

МПС “Канальная Лисп-машина (CLM )” фирмы “Texas Instrument”, являясь

одним из первых 32-разрядных процессоров языков высокого уровня (Лисп),

реализованных в виде одного кристалла, предназначена для решения задач

искусственного интеллекта и баз данных. Как показано на рис. 4.9, CLM имеет

традиционную фон-неймановскую структуру. Для обработки битовых полей

предусмотрены сдвигатель и маскировщик, позволяющие осуществить циклические

сдвиги на количество позиций до тридцати двух.

[pic]

Рис. 4.9. Структурная схема машины CLM.

Около половины кристалла занимает встроенное ЗУПВ объемом более 114

Кбит. Микропрограммная память CLM имеет 16К 64-битовых слов, поэтому

вместе с устройством отображения память размещена вне кристалла процессора.

На основе микропроцессора CLM могут быть построены системы обработки

символов, которые могут быть использованы в качестве встроенных экспертных

систем, таких, например, как интеллектуальные системы, принимающие решения

при интерпретации изменяемых данных и диагностике своих собственных

неисправностей.

Семейство 32-разрядных микропроцессорных устройств Аm29300,

изготавливаемые фирмой Advanced Micro Devices, позволяет строить МПС с

высоким уровнем архитектурной гибкости (МПС с архитектурой КСНК, МПС с

микропрограммным управлением, матричные и графические процессоры и

процессоры ЦОС). Комплект Аm29300 включает (рис. 4.10) следующие

устройства: параллельный умножитель, контроллер операций, секвенсор команд,

АЛУ, четырехпортовый регистровый файл.

[pic]

Рис. 4.10. Структурная схема ЦПУ на основе МП Аm29300.

Основным преимуществом МП Аm29300 являются: применение “насквозь”

поточной архитектуры, что позволяет завершать выполнение операций за один

микроцикл; длительность микроциклов всех компонентов семейства

сбалансирована таким образом, чтобы ни один из них не заставлял простаивать

остальные; состав семейства позволяет при построении МПС избежать

необходимости использования нескольких разрядномодульных секций, что

уменьшает число межсоединений, снимает задержки передачи микрокоманд,

расширяет номенклатуру типов обрабатываемых данных.

АЛУ Аm29300 имеет две входные и одну выходную 32-разрядные шины. Две

СБИС Аm29332 могут быть использованы совместно таким образом, что одна из

них выполняет роль основного АЛУ, а вторая – избыточного вспомогательного,

причем выходы второго блокируются. Они выполняют одни и те же операции над

одним потоком данных и при несовпадении результатов вычислений

вырабатывается сигнал ошибки.

Контрольные вопросы

1. Дайте определение однокристальной микроЭВМ.

2. Поясните особенности организации архитектуры МПК К1810 и

функционирования МП К1810ВМ86.

3. Перечислите основные этапы проектирования однокристальных МПС.

4. С какой целью при выборе МП используются бенчмарковские программы.

5. Перечислите особенности настройки однокристальных МПС.

5. МУЛЬТИМИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ

5.1. Обзор развития ММПС и их архитектур

В связи с появление мощных микропроцессорных средств ВТ в мировой

практике в настоящее время сложилась следующая классификация ЭВМ:

- микроЭВМ;

- мини-ЭВМ;

- супермини-ЭВМ;

- универсальные ЭВМ;

- мегауниверсальные ЭВМ;

- матричные процессоры;

- мини-суперЭВМ,

- суперЭВМ.

В каждом из перечисленных классов ЭВМ в зависимости от круга решаемых

ими задач возможно применение принципов мультимикропроцессорности.

МикроЭВМ могут быть определены как небольшие ЭВМ, в которых в качестве

процессорных элементов используются один или несколько МП. Было создано

много специализированных вариантов микроЭВМ, к числу которых относятся

разного типа персональные ЭВМ, рабочие станции, управляющие ЭВМ, процессоры

связи, процессоры цифровой обработки сигналов.

Мини-ЭВМ впервые появились в 60-х годах в качестве недорогой

компактной альтернативы универсальной ЭВМ; на протяжении 70-х годов нашли

широкое применение. Однако в 80-х годах в большинстве областей применения

их вытесняют микроЭВМ с той же внутренней архитектурой.

Супермини-ЭВМ представляют собой высокопроизводительные мини-ЭВМ (от 1

до 15 млн. оп/с) с длиной слова не менее 32 бит. Как правило, они имеют

скалярно-ориентированную архитектуру. Существуют двухпроцессорные супермини-

ЭВМ, производительность которых лежит в верхней части диапазона

производительности минимашин. Этот тип машин вытеснен с рынка в связи с

появлением 32-разрядных микропроцессорных микроЭВМ.

Универсальные ЭВМ явились основным средством автоматической обработки

информации. Различие между современными универсальными ЭВМ и супермини-ЭВМ

достаточно тонкие, но универсальная ЭВМ может быть описана как машина с

высокой производительностью (от 3 до 30 млн. оп/с), предназначенная для

использования в качестве центральной ЭВМ для большого числа пользователей.

Мегауниверсальные ЭВМ появились в середине 80-х годов. Наращивание

производительности и объемов памяти достигается в этих машинах путем

использования большого (до четырех) числа процессоров, что позволяет

достичь быстродействия 100·106 Флопс и объема памяти 256 Мбайт. Их

архитектура ориентирована на скалярную обработку. В зависимости от классов

решаемых задач архитектура дополняется либо векторным, либо матричным

процессорами.

Матричные процессоры наилучшим образом ориентированны на реализацию

алгоритмов обработки упорядоченных массивов данных. Они появились в

середине 70-х годов в виде устройств с фиксированной программой и были

подключены к универсальным ЭВМ, но к настоящему времени в их

программировании достигнута высокая степень гибкости. В большинстве

матричных процессоров осуществляется обработка 32-разрядных чисел с

плавающей запятой со скоростью от 5·106 до 50·106 Флопс. Типичными

областями применения матричных процессоров является обработка сейсмической

и акустической информации, распознавание речи, быстрое преобразование Фурье

(БПФ), фильтрация и действия над матрицами.

Мини-суперЭВМ впервые появились в начале 80-х годов и их назначением

было обеспечение высокой производительности вычислений, приближающейся к

производительности суперЭВМ. Были использованы различные формы векторной

обработки и параллельной архитектуры с применением 64-разрядных регистров.

Производительность мини-суперЭВМ обычно лежит в диапазоне от 20·106 до

500·106 Флопс.

СуперЭВМ представляют собой самый мощный класс компьютеров. В

большинстве суперЭВМ используются 64-разрядные слова, над которыми

выполняются операции с плавающей запятой от 10·106 до 10·109 Флопс. Они

используются для решения научных и инженерных задач в тех случаях, когда

целесообразно применение векторной обработки на основе архитектур ОКМД и

МКМД. Организация традиционных суперЭВМ, таких как CRAY и NEC, определяется

применением быстродействующих электронных схем, скомпонованных с

высокой плотностью для уменьшения задержек прохождения сигналов.

Следует отметить, что в приведенном широком классе ММПС особое место

занимают проблемно-ориентированные ММПС для цифровой обработки сигналов

(ЦОС). Этот класс МППС решает широкий круг задач, связанных с

распознаванием образов, моделированием нейронов мозга, гидро- и

радиолокационных задач, сейсмографии, радиофизики и т.п.

Главным архитектурным различием между традиционным ЭВМ,

предназначенными для обработки коммерческой информации, является что, что

мини-, супер-мини-, универсальные и мегауниверсальные ЭВМ имеют, главным

образом, скалярную архитектуру, а ЭВМ для научных расчетов (супер, мини-

супер ЭВМ, матричные процессоры и ММПС ЦОС) – векторную.

Скалярная ЭВМ (рис. 5.1) имеет традиционную фон-неймановскую (т.е.

ОКОД) организацию, для которой характерно наличие одной шины данных и

последовательное выполнение обработки элементов одиночных данных.

[pic]

Рис. 5.1. Структура скалярной ЭВМ

Векторная ЭВМ (см. рис. 5.2) имеет в своем составе раздельные

векторные процессоры или конвейеры и одна команда выполняется в ней над

несколькими элементами данных (векторами).

[pic]

Рис. 5.2. Структура векторной ЭВМ

Векторные архитектуры - это, в основном, архитектуры типа ОКМД, но

некоторые из них относятся к классу МКМД. Векторная обработка увеличивает

производительность процессорных элементов, но требует наличия полного

параллелизма в ходе обработки задач.

Параллелизм в ММПС может быть использован для повышения их

производительности на нескольких уровнях:

- между работами или фазами работы;

- между частями программы или в пределах циклов;

- между элементами векторной операции;

- на уровне арифметических и логических схем.

Первые две категории образуют область, которая может быть названа

классом параллельных ММПС, а третья и четвертая являются более «тонкой»

формой параллелизма, которая иногда используется в блоках последовательной

обработки и часто реализуется с помощью конвейерных процессоров.

Ниже приведены основные архитектурные формы параллельных ММПС, которые

используются или создаются в настоящее время.

Архитектура с потоком управления. Суть ее заключается в том, что

отдельный управляющий процессор служит для посылки команд множеству

процессорных элементов, каждый из которых состоит из процессора и связанной

с ним памяти.

Архитектура с потоком данных. Она децентрализована в очень высокой

степени и выполняемые ею параллельные команды посылаются вместе с данными в

другие (и очень многие) одинаковые процессоры.

Архитектура с управлением по запросам. Она разбивает решаемые задачи

на менее сложные подзадачи и результаты их решения снова объединяются для

формирования окончательного результата. Команда, которую следует выполнять,

определяется, когда ее результат оказывается нужным для другой активной

команды.

Архитектура с управлением наборами условий. Работает аналогично

предыдущей архитектуре. Типичное применение такой структуры – распознавание

изображений с использованием клеточных матриц процессорных элементов.

Архитектура ЭВМ с общей памятью. В ней используется та или иная

система межсоединений для объединения процессоров с памятью. Системы

межсоединений могут быть конструктивно оформлены в виде шин, колец, кубов,

кэшей.

Архитектура с параллельными процессорами. Здесь используется высокая

степень параллелизма, которая допускает независимое выполнение нескольких

процессов на нескольких процессорах. Для этого класса ММПС широко

используемой формой структур параллельной обработки являются гиперкубы, или

двоичные n-кубы, в которых между процессорами имеют место двухпунктовые

связи для передачи информации между ними (в 16-вершинном кубе каждый

процессорный элемент ММПС соединен с четырьмя соседними).

Необходимо отметить, что повышение производительности ММПС, которое

может быть достигнуто за счет параллельной обработки, зависит от доли

вычислений, которые могут выполняться параллельно. На рис. 5.3

иллюстрируется повышение производительности, которое может быть достигнуто

при использовании различного количества процессоров, работающих

параллельно, по сравнению с долей Р вычислений, которые могут выполняться

параллельно.

[pic]

Рис. 5.3. Зависимость производительности параллельных процессов от

доли вычислений Р, выполняемых параллельно

На рис. 5.4 приведено соотношение между возможностями ММПС по

выполнению векторной, параллельной и скалярной обработки информации.

Увеличение производительности ММПС, которое достигается за счет

использования векторной и параллельной обработки, является весьма

существенным, поэтому скорость реализации алгоритмов, в которых заложены

обе указанные формы параллелизма, возрастает.

Мультимикропроцессорные системы, которые являются параллельными ЭВМ,

строятся из большого числа процессоров, располагающих собственной памятью,

и используют широкий спектр связей между процессорами для обмена. Топологии

этих МПС могут быть организованы в соответствии со следующими схемами:

- древовидные сети;

- шины;

- конвейеры;

- процессоры БПФ;

- сети перекрестного обмена;

- гиперкубы;

- сетки (решетки) с одним, двумя, тремя или большим числом

измерений;

- кольца;

- цилиндры;

- тороиды;

- пирамидальные сети.

[pic]

Рис. 5.4. Взаимосвязь между векторной, параллельной и скалярной

производительностью ММПС

Перечисленные выше структуры сопоставляются по следующим

характеристикам: легкость реализации системы на основе существующих

устройств, сложность соединительной сети, наличие предпосылок для

расширения структуры, сопоставление используемого алгоритма и структуры

системы. На рис. 5.5 приведен набор топологических решений для реализации

тех или иных алгоритмов.

Древовидные сети подвержены влиянию переменных задержек, которые имеют

место при добавлении узлов к поддереву, когда данные у всех узлов одного

поддерева должны быть переданы на другое.

Производительность конвейера ограничивается производительностью самого

медленного его участка. Кроме этого в конвейере имеют место затраты времени

на посылку сообщений из одного каскада в другой.

Для того, чтобы преодолеть ограничения, присущие традиционным сетям связи,

разработаны высокопоточные сети. Для параллельной обработки информации

предложены три варианта построения высокопоточных сетей: сеть «бабочка»;

сеть с перекрестным обменом и гиперкуб.

[pic]

Рис. 5.5. Виды топологии параллельных ММПС

Сеть «бабочка», разработанная в конце 60-х годов Рабинером и Гоулдом,

повышает скорость вычислений при реализации БПФ, которое требует выполнения

4N2 умножений и 4N2 сложений комплексных чисел (на этой сети необходимо

повторить алгоритм N/2log2 N раз).

Сеть перекрестного обмена предложена в конце 60-х годов Пизом и

Стоуном и представляет собой альтернативный вариант топологии связной сети

по отношению к варианту «бабочка» для выполнения БПФ, которое реализуется

за log2 N шагов.

Гиперкуб или бинарный N-куб представляет собой теоретическую

концепцию, обосновывающую возможность наращивания структуры за пределами

трех измерений (см. рис. 5.6).

[pic]

Рис. 5.6. Топология ММПС “гиперкуб”

N-размерный куб содержит 2N узлов (узловых процессоров). Концепция

гиперкуба удобна для описания универсальных матричных ЭВМ, так как многие

другие сетевые топологии могут быть отображены на гиперкуб путем

отбрасывания некоторых связей.

Сетки (решетки) представляют собой одномерные, двумерные матрицы или

матрицы большей размерности. На их основе реализуются систолические или

волновые матрицы, в которых каждая ячейка соединена со своими ближайшими

«соседями» во всех измерениях.

Цилиндры и тороиды являются разновидностью решеток, в которых число

используемых измерений и топология поверхности выбираются таким образом,

чтобы они соответствовали реализуемому прикладному алгоритму.

5.2. Основные перспективные проекты высокопроизводительных ММПС

Высокопроизводительные ММПС (или суперЭВМ) были ориентированы, главным

образом, на выполнение больших объемов вычислений с плавающей запятой. Для

достижения высокой производительности, существенной для данной области

приложений, в суперЭВМ использовалась комбинация быстрых схем и

усовершенствования в методах организации архитектуры. Эти

усовершенствования вывели производительность машины за те пределы, которые

можно было обеспечить только за счет быстродействия схем.

ЭВМ IBM 7030, известная под названием STRETCH, была в 100 раз быстрее,

чем более старая IBM 704. Для достижения столь смелой цели был введен ряд

архитектурных усовершенствований. Отдельное устройство обработки команд

позволяло одновременно обрабатывать до шести команд. Чтобы сгладить

различие между длительностью такта ЦП и относительно большим временем

доступа к основной памяти, было использовано несколько методов, включая

опережающую выборку данных и метод «закорачивания» для предотвращения

множественного доступа к одной и той же ячейке памяти.

В ЭВМ CDC 6660 используется много функциональных устройств и схема

резервирования, названная «счетной платой». Эта плата поддерживает

динамическую информацию о регистрах, функциональных устройствах и шинах.

Способность выполнения команд в порядке, отличном от порядка, предписанного

программой, ведет к параллельной обработке независимых команд и увеличивает

степень параллелизма при работе машины.

В ЭВМ IBM 360/91 реализована двухуровневая иерархия конвейеров.

Центральный процессор подразделяется на три устройства, которые могут

работать параллельно. Они образуют конвейеризацию первого уровня. Два

устройства – устройство выдачи команд и устройство вычислений с плавающей

точкой – сами являются конвейерными. Третье устройство предназначено для

вычислений с фиксированной запятой и имеет только одну ступень. Система

тегов и аппаратные средства для их сравнения (или общая шина данных)

позволяют выдать некоторую команду, даже если ее регистр результата

является регистром результата частично выполненной команды.

Одна из первых высокопроизводительных ММПС, созданная фирмой CRAY

RESEARCH, – скалярно-векторная супер-ЭВМ CRAY-1 имеет регистровую

архитектуру (Р-архитектуру). В такой архитектуре функциональные

устройства получают операнды только из регистров.

Другими примерами регистровой архитектуры являются архитектуры супер-

ЭВМ СDС-6000 а также CRAY X-MP, CRAY-2 и скалярное устройство ЭВМ CDC

CYBER205.

Максимальная производительность, например, супер-ЭВМ CRAY X-MP

составляет 100 Мфлопс, а суммарная - 28-41 Мфлопс, так как от 70% до 85%

общего времени вычислений затрачивается на вычисление скалярных величин.

В качестве иллюстрации применения приведенных в подразделе 5.1

архитектур современных ММПС рассмотрим наиболее перспективные разработки

основных классов высокопроизводительных ММПС: скалярную векторную,

матричную и ММПС типа гиперкуб.

Архитектура скалярной суперЭВМ относится к типу SISD – архитектур,

подобна скалярной архитектуре суперЭВМ CRAY-1 и приведена на рис. 5.7.

В данной архитектуре предусмотрено три функциональных устройства

(устройства сложения и умножения с плавающей запятой и устройство

целочисленного сложения), а также два набора регистров (S и А). Такая

архитектура позволяет достичь высокой производительности за счет того, что

здесь максимальная скорость выдачи команд – одна команда в такт.

[pic]

Рис. 5.7. Структура скалярной суперЭВМ

Набор регистров А используется, главным образом, для хранения адресов

и для адресных вычислений (например, для вычисления индексов), а набор

регистров S – для хранения данных и результатов при выполнении

соответствующих команд.

Однородная векторная суперЭВМ серии Т фирмы FPS (Floating Point

Systems) была выпущена в 1986 году и превышала производительность всех

известных в тот период суперЭВМ. Самая мощная модель серии Т-140000 имеет

16384 узла, каждый из которых содержит транспьютер Т414 и 64-разрядный

векторный процессор с плавающей запятой с производительностью 64*106 Флопс,

а производительность машины в целом составляет 262*109 Флопс; емкость

памяти достигает 16 Гбайт. Программное обеспечение ЭВМ серии Т представляет

собой язык параллельной обработки ОККАМ. Каждый узел, конструктивно

оформленный в виде одной печатной платы, содержит (рис. 5.8) транспьютер

Т414 (он же управляющий процессор), 64-разрядный векторный процессор с

плавающей запятой, двупортовое ЗУПВ емкостью 1 Мбайт и 16 последовательных

каналов связи.

Восемь узловых плат (узловых процессоров), соединенных друг с другом и

с системной платой, образуют модуль. Возможности каждого модуля

характеризуются производительностью 128*106 Флопс и максимальным объемом

ЗУПВ 8 Мбайт, пропускная способность внутри модуля составляет 12 Мбайт/с, а

Страницы: 1, 2, 3, 4