Методические указания по микропроцессорным системам

внешние связи системной платы имеют пропускную способность 0,5 Мбайт/с.

Векторный процессор обращается к памяти как к двум банкам векторов, в

одном из которых хранится 256 векторов, а в другом – 768, при этом два

обращения к памяти производятся за время одного цикла длительностью 125 нс.

Сумматор векторного процессора снабжен 6-каскадным конвейером, а конвейер

умножителя имеет 5 ступеней при работе с 32-разрядными данными и 7 - при

обработке 64-разрядных данных. Модули (т.е. 8 узловых процессоров и

системная плата) объединяются друг с другом в виде пространственной решетки

и реализуют архитектуру ММПС типа ОКМД.

[pic]

Рис. 5.8. Функциональный узел векторной ММПС

Термин «матричный процессор» используется разными исследователями для

описания совершенно разных архитектур. В числе первых это понятие было

применено, например, при описании ММПС на основе матричных процессоров МРР

(производилась для NASA фирмой Goodyear Aerospace) и Connection Machine

(фирма Thinking Machine Corp.). Эти ЭВМ представляют в своей основе

архитектуру ММПС типа SIMD и составлены из большого числа одноразрядных

процессоров, а параллельность выполнения команд в них достигается за счет

пространственного повторения выполненной команды. Обычный матричный

процессор содержит от 16 К процессоров (ММПС МРР) до 64 К процессоров в

ММПС Connection Machine. Глубокая пространственная параллельность на

матричных процессорах означает практическую независимость скорости

исполнения от объема входных данных, т.е. и один, и 500, и 2000 и более

входных данных обрабатываются за одно и то же время.

Другим классом суперЭВМ, тесно связанным с матричными процессорами,

является подкласс ММПС типа SIMD/MIMD (суперЭВМ PASM, NonVon, DADO). На

самом низшем уровне они имеют архитектуру типа SIMD, но, как правило, не

состоят из одноразрядных процессоров. Введение параллелизма типа MIMD как

надстройки над параллелизмом типа SIMD существенно расширяет возможности

суперЭВМ этого класса.

Обобщенный матричный процессор состоит из скалярной последовательной

части и направленного массива процессорных элементов (ПЭ) (рис.5.9).

[pic]

Рис. 5.9. Обобщенный матричный процессор

Внутри матричной ММПС должна осуществляться строгая пошаговая

синхронизация. Матричный контроллер передает сигналы управления

синхронизацией всем процессорам параллельно. Этот уровень синхронизации

используется для обеспечения высокой скорости межпроцессорной коммутации и

обмена данными. Для организации межпроцессорных обменов широко используются

одно- или двумерные сети.

СуперЭВМ с гиперкубической архитектурой INTEL iPSC-VX являлась одной

из первых выпущенных систем этого типа. Её максимальная производительность

составляет 424*106 Флопс. Надо отметить, что аналогичные и рассмотренные

выше суперЭВМ серии Т фирмы FPS и Connection Machine фирмы Thinking

Machines появились значительно позже. В системе iPSC-VX используется

стандартный МП 80286, сопроцессор 80287, сопроцессор локальной сети (LAN)

82586, семь последовательных каналов ввода-вывода, динамическое ЗУПВ

емкостью 512 Кбайт, которые размещены на печатной плате, выполняющие

функции узла гиперкуба (рис. 5.10).

[pic]

Рис. 5.10. Структура процессорного узла супер-ЭВМ Intel iPSC-VX

С помощью расширителя местной шины iLBX-II к узлу может подключаться

дополнительная память. Векторный сопроцессор, расположенный на второй плате

узла, повышает его производительность до 100 раз при выполнении операций

над 64-разрядными скалярными данными. Система iPSC-VX наращивается группами

по 16, 32 или 64 узла.

Управляющий процессор куба (микроЭВМ системы 286/310 фирмы Intel)

соединяется с каждым узлом посредством локальной сети IEEE 802.3 и

обеспечивает реализацию системного интерфейса, а также системы разработки

программных средств на основе операционной системы типа XENIX. Наличие семи

каналов связи у каждого узла определяет возможность построения гиперкуба с

максимальным числом N=27=:128 узлов. Ядро операционной системы размещается

в ЗУПВ и обеспечивает реализацию основных сервисных функций.

Контрольные вопросы

1. Перечислите классы ЭВМ в зависимости от круга решаемых задач.

2. Приведите структуру скалярной и векторной ЭВМ, поясните их основные

отличия и особенности работы.

3. Перечислите уровни параллелизма ММПС и основные архитектурные формы

ММПС.

4. Поясните взаимосвязь между векторной, параллельной и скалярной

производительностью ММПС.

5. Перечислите виды топологий связей процессорных элементов в ММПС.

6. ТРАНСПЬЮТЕРНЫЕ СИСТЕМЫ

Развитие традиционных архитектур ЭВМ с микропрограммным управлением и

микропроцессоров привело к появлению сложных ИС с большими наборами команд,

что позволило повысить эффективность труда программистов, но значительно

усложнило топологию ИС и понизило производительность ЭВМ.

Как альтернатива этому направлению являются компьютеры с сокращенным

набором команд (КСНК) или RISС-процессоры, которые превосходят

производительность ЭВМ с большими наборами команд, так как благодаря

организации их команд последние выполняются за один машинный цикл.

Большинство операций в КСНК имеют характер «регистр-регистр», а обращения к

основной памяти происходят только для выполнения простых операций загрузки

в регистры и занесения в память; смежные же команды преобразуются в

последовательность простых, которые выполняются быстрее. Уменьшение

количества логических вентилей и объема микропрограммных ПЗУ позволяет

существенно снизить размеры МП и их стоимость. На рис. 6.1 приведена

структурная схема базовой архитектуры компьютера с сокращенным набором

команд.

Блок выборки команд осуществляет опережающую выборку команд из

основной памяти или кэша и помещает их в буфер предварительной выборки.

Блок реализации команд принимает команды из буфера предварительной выборки

и выполняет необходимые операции, после чего помещает результат в один из

регистров, подготавливая последующее выполнение операции «регистр –

регистр».

[pic]

Рис. 6.1. Базовая архитектура КСНК

Команды, выполнявшиеся последними, остаются в кэше, чтобы был

обеспечен быстрый доступ к ним при выполнении циклов. Для совмещения во

времени действий по выборке, декодированию и выполнению операций

используется конвейеризация. При опережающей выборке команд может быть

применен метод предугадывания ветвления, так как при выполнении команд

условного перехода возможно снижение скорости обработки, когда для выборки

следующей команды необходимо сначала выяснить направление перехода.

Типичным представлением КСНК являются транспьютеры, которые

предназначены для построения МКМД-структур. Рассмотрим логическую структуру

транспьютера на примере типичного представления этого класса МП –

транспьютере Inmos T414, структурная схема которого приведена на рис. 6.2.

Транспьютер Т414 представляет собой 32 – разрядный микропроцессор, в

состав которого входят центральное процессорное устройство с архитектурой

КСНК, внутрикристальное ЗУПВ емкостью 2 Кбайт, четыре быстродействующих

последовательных канала связи и таймер с разрешающей способностью 1 мкс.

Внутренняя архитектура транспьютера соответствует фон-неймановским

принципам, т.е. включает единую шину адресов и данных, связывающих ЦПУ со

встроенной и внешней памятью.

[pic]

Рис. 6.2. Структура транспьютера Т414

В транспьютере Т414 используются простые 8-битовые базовые команды, но

могут быть созданы и многобайтовые. Используемые регистры и способы

пересылки данных между ними указываются в команде неявным образом.

Как видно из рис. 6.2, транспьютер Т414 имеет мультиплексируемую 32-

разрядную шину внешней памяти с диапазоном физических адресов 4 Гбайт.

Дополнительная память может иметь различную конфигурацию, причем возможно

включение в ее состав одновременно и быстродействующих, и медленных

устройств. Предусмотрены сигналы регистрации динамических ЗУПВ. Скорость

пересылки данных по шине внешней памяти может достигать 25 Мбайт/с.

Взаимодействие каждого транспьютера с другими, а также с периферией,

осуществляется посредством четырех каналов связи. Для передачи сообщений из

внутренней и внекристальной локальной памяти по последовательным каналам

применяется механизм блочных ПДП-пересылок. Интерфейсы связи и процессор

работают одновременно и потери производительности процессора незначительны.

Использование прямых последовательных коммуникационных каналов делает

ненужным арбитраж приоритетов и исключает проблемы, связанные с пропускной

способностью шин и их перегрузкой при введении в систему новых процессоров.

Каждый последовательный канал состоит из двух частей, служащих для

передачи информации в противоположных направлениях. Пересылка производится

со скоростью 10 или 20 Мбит/с, причем каждому байту предшествуют два

единичных бита, а завершает передачу один ненулевой бит. После передачи

байта данных пославший его транспьютер ожидает получения двухбитового

подтверждающего сигнала, указывающего на то, что принимающий транспьютер

готов к получению следующих данных. Возможен обмен информацией между

независимо тактируемыми системами, если частоты тактирования одинаковы.

Для сопряжения каналов транспьютера с нетранспьютерными устройства-

ми и интерфейсами связи предусмотрен ряд интегральных адаптерных схем:

микросхемы адаптеров последовательного канала С011 и С012, групповой

переключатель шин С004.

Транспьютер может быть использован в качестве отдельного

самостоятельного устройства, обеспечивающего производительность 10 млн.

оп/с; при этом для программирования используется широкий набор стандартных

высокоуровневых языков, так как архитектура транспьютера ориентирована на

эффективное применение компилятора.

Для полной реализации возможности объединения транспьютеров в сети или

матрицы при построении высокопроизводительных систем применяется язык

ОККАМ, позволяющий максимальным образом использовать свойства

транспьютеров, ориентированные на распараллеливание обработки. Транспьютер

выполняет ОККАМ-процесс до тех пор, пока у него не возникнет необходимость

получить дополнительную информацию от других процессоров или в нем не

сформируется информация, которая должна быть использована другим

процессором. В этих ситуациях транспьютер останавливает свой процесс,

запоминает указатель процесса и переводит процесс в режим ожидания. После

этого процессор продолжает работу с другими процессами, пока не поступает

информация, требуемая для первого процесса. Если процесс реализуется на

нескольких транспьютерах, каждый из них продолжает работу до тех пор, пока

не окажется готовым к передаче информации, а затем пребывает в состоянии

ожидания до момента, когда соответствующий принимающий транспьютер будет

готов к получению этой информации. После этого осуществляется пересылка

данных и продолжается выполнение программы.

Транспьютер Т414 был доступен потребителю в 1985 году и представлял

собой 32-разрядную машину с памятью емкостью 2 Кбайт.

Аналогичная 16-разрядная СБИС Т212 содержит ЗУПВ емкостью 2 Кбайт и

четыре быстродействующих последовательных канала связи, но имеет лишь 16-

разрядную шину адресов/данных, что ограничивает диапазон прямоадресуемой

памяти емкостью 64 Кбайт. Этот тип транспьютера обеспечивает возможность

реализации интерфейса, ориентированного на подключение дисковой памяти в

соответствии со стандартом ST506 и нескольких других интерфейсных

стандартов.

Графический контроллер G412 представляет собой 32-разрядный

транспьютер с графическим интерфейсом вывода, включающим цветовую

перекодировочную таблицу с выходными видеосигналами.

Версия 32-разрядного транспьютера, предназначенная для обработки

данных с плавающей запятой и имеющая обозначение Т800, включает

внутрикристальную память емкостью 4 Кбайт, четыре последовательных

коммуникационных канала, скорость передачи по которым может достигать

20Мбит/с, и встроенный процессор с плавающей запятой, работающий

параллельно с ЦПУ. При работе на тактовой частоте 20 МГц быстродействие

транспьютера Т800 может достигать 1,5 Мфлопс, когда обрабатываются 32-

битовые данные, и 1,1 Мфлопс, когда обрабатываются данные с форматом 64

бит, т.е. превышает 5-10 раз быстродействие Т414. Разновидность Т800,

имеющая частоту тактирования 30 МГц, имеет быстродействие 2,25 Мфлопс.

Так как транспьютеры создавались как механизм для параллельной

обработки больших массивов информации в системах типа МКМД, области

применения его довольно широки. Это задачи теплопроводности,

математической физики, обработка метеорологических данных, геодезия,

цифровая обработка сигналов, распознавание образов, задачи фильтрации и

т.п.

Контрольные вопросы

1. Дайте понятие RISС-процессора, поясните организацию структуры и

особенности работы.

2. Назначение SISC-процессоров.

3. Приведите логическую структуру транспьютера.

4. Перечислите области применения RISC-процессоров и транспьютеров.

7. СРЕДСТВА РАЗРАБОТКИ И ОТЛАДКИ МПС

7.1. Автономная и комплексная отладка МПС

Автономная отладка МПС заключается в отладке аппаратуры и отладке

программ.

Отладка аппаратуры предполагает тестирование отдельных устройств МПС

(процессора, ОЗУ, контроллеров, блока питания, генератора тактовых

импульсов) путем подачи текстовых входных воздействий и съема ответных

реакций. Затем проверяется их взаимодействие путем анализа сигналов на

магистралях адресов, данных и управления. Поскольку МА и МД синхронные, их

работу лучше всего проверять с помощью методов логических состояний. Для

анализа работы МУ, являющейся, как правило, асинхронной, необходимо

наблюдать за сигналами на ней при возникновении определенного события,

чтобы можно было четко разделить и идентифицировать различные состояния

линии управления. После проверки работоспособности магистралей проводится

дальнейшая проверка аппаратуры при различных режимах адресации процессора и

кодах выбираемых данных. При этом проверяется временная диаграмма сигналов

и прохождение данных в системе. Если тестовая программа (системный

поверяющий тест) пройдет успешно, можно утверждать, что автономно

аппаратура отлажена.

Отладка программ МПС проводится, как правило, на тех же ЭВМ, на

которых велась разработка программ, и на том же языке программирования, на

котором написаны отлаживаемые программы. Она может быть начата на ЭВМ даже

при отсутствии аппаратуры МПС. При этом в системном ПО ЭВМ должны

находиться программы (интерпретаторы и эмуляторы), моделирующие функции

отсутствующих аппаратурных средств.

Проверка корректности программ осуществляется тестированием, которое

осуществляется двумя способами: пошаговым режимом и трассировкой программ.

В пошаговом режиме программа выполняется по одной команде за один раз,

а пользователь анализирует содержимое памяти, регистров и т. д., чтобы

проверить, соответствуют ли результаты ожидаемым.

Трассировка программ больше пригодна для отладочных средств, имеющих

медленный последовательный терминал. Программа-отладчик выполняет

непрерывно команду за командой и выводит содержимое регистров процессора на

терминал после каждого шага для обнаружения ошибки. Трассировка программ не

дает, однако, возможности изменять содержимое памяти и регистров и может

послужить причиной того, что программа разрушит себя или свои данные

прежде, чем отслеживание будет остановлено.

Отдельные участки программы после проверки, используя пошаговый режим

или трассировку, можно объединить и проверить с помощью установки

контрольных точек, вводимых в программу и прерывающих ее исполнение для

передачи управления программе-отладчику.

Средства отладки программ должны: управлять исполнением программ,

собирать информацию о ходе выполнения программы, обеспечивать обмен

информацией (диалог) между программистом и ЭВМ на уровне языка

программирования, моделировать работу отсутствующих аппаратурных средств

МПС.

Как правило, МПС – это система реального времени, т.е. корректность ее

функционирования зависит от времени выполнения отдельных программ и

скорости работы аппаратуры. Поэтому система считается отлаженной после

того, как рабочие программы правильно функционируют на действительной

аппаратуре системы в реальных условиях. Дополнительным свойством, которым

должны обладать средства комплексной отладки по сравнению со средствами

автономной отладки, является возможность управления поведением МПС и сбора

информации о ее поведении в реальном времени.

Тенденция развития средств отладки МПС состоит в объединении свойств

нескольких приборов в одном комплексе, в создании универсальных средств,

пригодных для автономной отладки аппаратуры, генерации и автономной отладки

программ и комплексной отладки системы. При комплексной отладке наряду с

детерминированным используется статистическое тестирование, при котором МПС

проверяется при изменении входных переменных в соответствии со

статистическими законами работы источников информации.

Существует четыре основных приема комплексной отладки МПС:

- останов функционирования системы при возникновении определенного

события;

- чтение (изменение) содержимого памяти или регистров системы;

- отслеживание поведения системы в реальном времени;

- временное согласование программ.

Комплексная отладка завершается приемосдаточными испытаниями,

показывающими соответствие спроектированной системы техническому заданию.

7.2. Средства отладки МПС

Для разработки и отладки аппаратуры проектируемых МПС требуются

приборы, умеющие: выполнять функции аналогового прибора, т. е. измерять

напряжение и ток, воспроизводить форму сигнала, подавать импульсы

определенной формы и т. д.; подавать последовательность сигналов

одновременно на несколько входов в соответствии с заданной временной

диаграммой или заданным алгоритмом функционирования; собирать значения

сигналов многих линий в течение одного и того же промежутка времени,

который определяется задаваемыми (программируемыми) событиями – комбинацией

или последовательностью сигналов на линиях; обрабатывать и представлять

собранную информацию либо в виде временной диаграммы, либо в виде таблицы

логических состояний, либо на языке высокого уровня.

Для автономной отладки широко используются осциллографы, вольтметры,

амперметры, частотомеры, генераторы импульсов и кодов, позволяющие

отлаживать аппаратуру на схемном уровне.

Для проведения комплексной отладки МПС используют логические

анализаторы, оценочные и отладочные комплексы, комплексы диагностирования и

развития.

Логические анализаторы – контрольно-измерительные приборы,

предназначенные для сбора данных о поведении дискретных систем, для

обработки этих данных и представления их оператору на различных уровнях

абстракции. Они работают независимо и незаметно для испытуемых дискретных

систем и применяются для их отладки и диагностирования (в первую очередь

микропроцессорных систем).

Логические анализаторы (ЛА) характеризуются числом каналов, емкостью

памяти на канал, частотой записи, способами синхронизации и запуска,

формами представления данных.

ЛА (рис.7.1) включает в себя компаратор уровней входных сигналов (КУ),

запоминающее устройство (ЗУ), логический компаратор (ЛК), генераторы

задержки (Г3) и синхросигналов (ГСС), переключатель режима (ПР), устройства

запуска (У3) и управления визуальным выводом (УУВВ), дисплей (Д).

На входные каналы ЛА поступают сигналы с отлаживаемой и

диагностируемой аппаратуры. Сформированный компараторами уровней набор

значений сигналов подается на входы ЗУ и ЛК. ЗУ функционирует подобно

группе сдвиговых регистров.

[pic]

Рис. 7.1. Структура логического анализатора

Логический компаратор предварительно настраивается (программируется)

на обнаружение определенной последовательности наборов значений сигналов.

После поступления запрограммированной последовательности входных наборов ЛК

выдает сигнал на вход Г3, который по истечении запрограммированного времени

выдает сигнал на вход У3, инициирующее или прекращающее запись наборов

значений входных сигналов в ЗУ. После прекращения записи в ЗУ УУВВ

транслирует информацию на экран дисплея в удобном для интерпретации виде.

Логический анализатор при определении значений сигналов, в отличие от

представления реальных временных функций при исследовании аналоговых

сигналов с помощью осциллографа, отображают нормированные по уровню

цифровые сигналы (рис 7.2).

Синхросигналы, в моменты появления которых производится запись

информации в память ЛА, могут поступать как извне, с диагностируемой

системы, так и с внутреннего генератора ЛА. В первом случае режим записи

называют синхронным, во втором – асинхронным. ЛА, имеющие синхронный режим,

называются анализаторами логических состояний, а ЛА, в которых реализован

асинхронный режим, – анализаторами временных состояний.

[pic]

Рис. 7.2. Вид сигналов на входе и на выходе компаратора уровней

Дополнительные возможности по сбору данных обеспечивают квалификаторы

(квалификационные входы, определители) – отдельные входы, значения сигналов

которых не фиксируются в памяти, но определяют функции коммутации

синхросигналов, что позволяет записывать данные выборочно и тем самым

экономить емкость ЗУ.

В реальных системах в промежутках между синхросигналами могут

возникать ложные кратковременные сигналы и помехи, которые не фиксируются в

памяти независимо от режима работы ЛА. Обнаружение такого рода сигналов

осуществляется методами увеличения тактовой частоты в асинхронном режиме и

использования режима “ловушек” (с помощью триггеров -защелок).

Генераторы слов (генераторы данных, генераторы тестовых

последовательностей ) – приборы, предназначенные для формирования и подачи

входных воздействий на диагностируемую систему; они, как правило, состоят

из ЗУ, драйверов, устройства управления, генератора синхросигналов,

устройства управления вводом, дисплея и клавиатуры.

Последовательность входных наборов, которую необходимо подать на

диагностируемую систему, заносится в ЗУ с помощью клавиатуры, либо через

стандартный интерфейс из памяти микроЭВМ. Устанавливаются: частота

тактирования, с которой входные наборы будут подаваться на систему, уровни

сигналов “O” или “1” (обеспечиваются драйверами), режим цикличности подачи

воздействий (один цикл, n циклов, непрерывный).

По способу подачи воздействий генераторы слов подразделяются на

генераторы слов последовательного и параллельного кодов. По способу

реализации устройства управления можно выделить три типа генераторов слов:

с буферной памятью; с управляющей памятью (память здесь делится на две

части – данных и команд, имеющих общее управление и общий регистр адреса);

c алгоритмическим генерированием последовательностей (основа – микропрограм-

мируемый специализированный процессор).

Комплексы диагностирования объединяют возможности ЛА и генераторов

слов, способны подавать входные воздействия на диагностируемую систему,

собирать и анализировать ответные реакции системы. Они представляют собой

не простое объединение любых ЛА и генератора слов, а имеют режим, при

котором генератор слов и ЛА функционируют как единое целое под общим

управлением МП, с общим ПО, с согласованными по времени распространения

сигналами.

Комплексы диагностирования (рис. 7.3.) содержат: микроЭВМ с

периферией, генератор слов ГС и логический анализатор ЛА.

[pic]

Рис. 7.3. Структура комплекса диагностирования

МикроЭВМ подготавливает тестовые наборы, загружает и настраивает на

определенный режим работы ГС и ЛА, анализирует результаты тестирования,

обрабатывает информацию о поведении объекта диагностирования (ОД),

представляет информацию о ее поведении на языках, используемых при

проектировании, осуществляет диалог с оператором.

Оценочные комплексы предназначены для проведения отладки МПС на

программном уровне. Оценочные комплексы – это микроЭВМ в минимальном

составе, на базе которой создается проектируемая МПС с подключенными

клавиатурой и дисплеем, а также возможностью подключения аппаратуры

пользователя. В комплексах используются как одноплатные микроЭВМ,

предназначенные для встраивания в различное оборудование, так и специально

спроектированные для этих целей микроЭВМ. Эти комплексы при проектировании

МПС являются хорошим средством обучения и оценки возможностей

микропроцессоров, стендом для макетирования; дают возможность выполнять

программы в реальном времени и непосредственно на реальном МП, но

практически не способны генерировать ПО; занимают ресурсы проектируемой

системы (адресное пространство памяти); не позволяют собирать информацию о

поведении и управлять поведением проектируемой системы в режиме реального

времени. В состав оценочного комплекса входят МП, ПЗУ для хранения

системных программ, ОЗУ для хранения данных и отлаживаемых программ,

контроллер ввода-вывода для подключения клавиатуры и дисплея. Как правило,

в оценочном комплексе имеется интерфейс последовательного асинхронного

канала ввода-вывода и параллельный порт ввода-вывода. Часто

предусматривается возможность установки дополнительных интегральных схем

ПЗУ и ОЗУ пользователя в свободные гнезда на плате. Магистраль микроЭВМ

выводится на разъем и к ней могут быть подключены разрабатываемые

устройства, дополнительная память, контроллеры ввода-вывода и внешних

запоминающих устройств. Программное обеспечение оценочных комплексов

ограничивается монитором (в ПЗУ), который представляет достаточно гибкие

средства для отладки программ: пошаговый режим, задание контрольных точек

разрыва, загрузку и отображение содержимого регистров и памяти.

Отладочные комплексы также предназначены для отладки МПС на

программном уровне описания. Они отличаются от оценочных развитым

программным обеспечением, увеличенной емкостью памяти и усложненным

интерфейсом, позволяющим использовать более широкий диапазон устройств

ввода-вывода. Здесь также основой является микроЭВМ, которая будет

применяться в проектируемой системе, и системная магистраль, выводимая на

внешний разъем. Использование этих комплексов при проектировании МПС дает

следующие преимущества: возможность программирования на языке ассемблера

или языках высокого уровня, широкий набор внешних устройств, развитую

операционную систему. Недостатки: предназначаются для одного типа МП,

накладывают ограничения на проектируемую систему по архитектуре, занимают

системные ресурсы, не позволяют собирать информацию о поведении системы и

управлять ее поведением в режиме реального времени.

Системное ПО отладочных комплексов включает в себя системный монитор и

систему программирования: ассемблер или макроассемблер, редактор текста,

редактор связей, загрузчик и отладчик.

Комплексы развития предназначены для отладки МПС на программном уровне

описания и позволяют на программном уровне управлять поведением системы,

собирать информацию о поведении системы, моделировать (эмулировать)

недостающие устройства (МП, ЗУ, контроллеры и т.д.) в режиме реального

времени или близкого к этому. Они характеризуются типом и числом

эмулируемых МП, числом одновременно работающих пользователей, емкостью ОЗУ

пользователя, емкостью внешних ЗУ, составом системного ПО, отладочными

возможностями. Комплекс состоит из микроЭВМ с периферией и внутрисхемного

эмулятора (ВСЭ). ВСЭ выполняет следующие функции: эмулирует поведение и

электрофизические характеристики МП проектируемой системы и ЗУ (ОЗУ, ПЗУ,

ППЗУ, контроллеры), собирает информацию о поведении системы на программном

уровне и управляет ее поведением. Он может прервать работу системы при

появлении заданного события, запускать систему с заданной команды,

выполнять программу в пошаговом или автоматическом режимах, изменять

состояние памяти, внутренних регистров МП и портов ввода-вывода. В части

сбора информации ВСЭ обладает возможностями логических анализаторов с

синхронной записью данных и, кроме этого, позволяет собирать статистические

данные о времени выполнения участков программы. Кроме стандартных внешних

устройств комплексы содержат программируемые устройства-программаторы для

“прошивки” отлаженных программ в ППЗУ.

Комплексы развития делятся на однопроцессорные и многопроцессорные

одномагистральные и многопроцессорные многомагистральные.

Недостатком однопроцессорных одномагистральных комплексов является то,

что МП должен выполнять как функции эмулятора, так и системные функции

комплекса (трансляцию программ, редактирование и т.п.). Недостатком

многопроцессорного одномагистрального комплекса является то, что в данный

момент времени может работать только один МП. Многопроцессорные

многомагистральные комплексы (рис. 7.4) лишены этих недостатков: каждый ВСЭ

имеет эмулятор микропроцессора (ЭМП), собственную память (ЭП) и магистраль,

что позволяет ему вести эмуляцию одновременно и независимо от МП других

эмуляторов.

Программное обеспечение комплекса развития обычно состоит из

операционной системы, системы управления файлами, редакторов текста, кросс-

ассемблеров и кросс-компиляторов, обеспечивающих разработку программ на

языке ассемблера или языке высокого уровня для конкретного МП, драйвера,

редактора связей, загрузчика, системного монитора.

[pic]

Рис. 7.4. Структура многопроцессорного многомагистрального комплекса

развития

Контрольные вопросы

1. В чем заключается автономная и комплексная отладка МПС?

2. Перечислить приборы, применяемые при отладке МПС и назвать функции

каждого при отладке.

3. Назначение, состав и режимы работы логических анализаторов.

4. Назначение, состав, структура и функции комплексов

диагностирования.

5. Назначение, состав, структура и функции оценочных и отладочных

комплексов.

6. Назначение, состав, структура и функции комплексов развития.

Библиографический список

1. Микропроцессоры: кн. 1.- Архитектура и проектирование микроЭВМ.

Организация вычислительных процессов - М.: Высшая школа, 1986.

2. Балашов Е. П., Пузанков Д. В. Микропроцессоры и микропроцессорные

системы /Под ред. Смолова В. Б. - М.: Радио и связь, 1981.

3. Микропроцессоры и микропроцессорные комплекты интегральных

микросхем. Справочник в 2-х томах /Под ред. Шахнова В.А. - М.: Радио и

связь, 1988.

4. МикроЭВМ: Практическое пособие / Под ред. Преснухина Л. Н. Кн.2.

Персональные ЭВМ. - М.: Высшая школа, 1988.

5. Мячев А. А., Степанов В. М. Персональные ЭВМ и микроЭВМ. Основы

организации.: Справочник. - М.: Радио и связь, 1991.

6. Лебедев О.Н. Микросхемы памяти и их применение. - М.: Радио и

связь, 1994, 1995. 160 с.

7. Басманов А. С., Широков Ю. Ф. Микропроцессоры и однокристальные

микроЭВМ: Номенклатура и функциональные возможности. - М.: Энергоатом-

издат, 1988.

8. Абрайтис Б. Б. и др. Микропроцессорный комплект высокого

быстродействия К1800. - М.: Радио и связь, 1985.

9. Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения.

Справочник. - М.: Радио и связь, 1993. 256 с.

10. Микропроцессоры. Кн. 3. Средства отладки / Под ред. Преснухина Л.

Н. - М.: Высшая школа, 1986.

11. Вычислительные машины, системы и сети. /Под ред. Пятибратова А.П.

- М.: Финансы и статистика, 1991.

12. Каляев А. В. Многопроцессорные системы с программируемой

архитектурой. – М.: Радио и связь, 1984.

13. Гузик В.Ф., Каляев В.А., Костюк А.И. Организация ЭВМ и систем.

Микропроцессор х46. Таганрог, 1998.

Страницы: 1, 2, 3, 4