Рефераты

Главная

Программирование и
комп-ры

Психология

Радиоэлектроника

Аудит

АХД экпред финансы
предприятий

Банковское дело

Биографии

Биология и химия

Биржевое дело

Финансы деньги и налоги

Философия

Физика и энергетика

Военная кафедра

Ветеринария

Валютные отношения

География и экономическая
география

Геология гидрология и
геодезия

Государство и право

Товароведение

Транспорт

Нотариат

Архитектура

Химия

Гражданское право и
процесс

Графология

Делопроизводство

Деньги и кредит

Новые и неперечисленные

Модернизация управляющего блока тюнера

| |

| | | | | | |8 |

| | | | | | | |

|Прерывания по входу TRAP не может быть маскировано. Если маска прерываний не |

|установлена, то на указанные маскируемые прерывания МП будет реагировать, |

|помещая при этом содержимое счетчика команд в стек и переходя к выполнению |

|программы, адрес которой определяется вектором реестра. |

|Так как прерывания TRAP не может, быть маскировано, при появлении запроса |

|прерывания на этом входе микропроцессор будет всегда переходить к выполнению |

|программы, указанной вектором реестра. |

|Входы сигналов прерываний RST5.5, RST6.5 чувствительны к уровню сигнала, вход |

|RST7.5 чувствителен к переднему фронту сигнала. Значит по входу RST7.5 |

|достаточно подать импульс, чтобы генерировать запрос на прерывания. Каждому |

|прерыванию записан некоторый постоянный приоритет: сигнал TRAP имеет наивысший |

|приоритет, затем идут сигналы RST7.5, RST6.5, RST5.5, сигнал INTR имеет низший |

|приоритет. |

|Прямой доступ к памяти в МП 1821ВМ85 обеспечивается следующим образом: |

|на вход HOLD нужно подать уровень логической «1». |

|Когда МП подтверждает получение сигнала HOLD, выходная линия HLDA МП переводится|

|в состояние логической «1». Перевод этой линии в состояние логической |

|«1»означает, что МП прекратил управление АШ, ШД и шиной управления. |

|Для реализации режима ожидания необходимо на вход READY МП 1821ВМ85 подать |

|уровень логического «0». Это необходимо, когда время реакции памяти или |

|устройства ввода/вывода больше, чем время цикла команды. |

|Каждая команда МП состоит из одного, двух или трех байтов, причем первый байт |

|это КОП команды. КОП определяет природу команды, по КОПу ЦП определяет, нужны ли|

|дополнительные байты и если да, ЦП их получит в последующих циклах. Поскольку |

|байт КОПа состоит из 8 бит, может существовать 256 разных КОПов, из числа |

|которых МП 1821ВМ85 использует 244. |

|Основная последовательность действий при выполнении любой команды такова: |

|Микропроцессор выдает в память адрес, по которому хранится код операции команды.|

| |

|Код операции читается из памяти и вводится в микропроцессор. |

|Команда дешифруется процессором. |

|Микропроцессор настраивается на выполнение одной из основных функций в |

|соответствии с результатами дешифрации считанного кода операции. |

|Фундаментальной и отличительной особенностью использования МП при проектировании|

|устройств заключается в следующем: синхронизация всех сигналов в системе |

|осуществляется схемами, входящими в состав кристалла микропроцессора. |

|Скорость выполнения команд зависит от тактовой частоты. Рекомендуемая тактовая |

|частота равна 3.072 МГц. В этом случае длительность одного машинного такта |

|приблизительно равна 325 мс, а требуемое время доступа к памяти - около 525 мс, |

|что соответствует облегченному режиму для МОП памяти. |

| |

| | | | | | |9 |

| | | | | | | |

| |

|Адресная шина микропроцессора 1821ВМ85. |

| |

|В МП 1821МВ85 используется принцип «временного мультиплексирования» функций |

|выводов, когда одни и те же выводы в разные моменты времени представляют разные |

|функции. Это позволяет реализовать ряд дополнительных функций при тех же 40 |

|выводах в корпусе МП. Восемь мультиплексированных выводов играют роль шины |

|данных, либо младших разрядов адресной шины. Необходимо «фиксировать» логические|

|состояния выводов AD0[pic]AD7 МП в моменты, когда они функционально |

|представляют адресные разряды А0[pic]А7. Для этого необходимо точно знать, когда|

|на этих выводах отображается адресная информация. В корпусе МП существует |

|специальный вывод N 30, обозначенный ALE – открытие фиксатора адреса, сигнал на |

|котором в нормальном состоянии соответствует логическому «0». Если информация на|

|выводах AD0[pic]AD7 (N 12[pic]19), является адресной А0[pic]А7, то ALE |

|переводится в состояние логической «1». При перехода ALE из состояния логической|

|«1» в состояние логического «0» информация на AD0[pic]AD7 должна быть |

|зафиксирована. Отметим что для стробирования адресной информации от МП может |

|быть использован любой фиксатор. Единственная предосторожность, которую |

|необходимо соблюдать при использовании фиксаторов, заключается в согласовании |

|нагрузки по току для выводов AD0[pic]AD7 МП 1821ВМ85 и входов фиксатора во |

|избежание их перегрузки, т.е. необходимо убедиться, что ток на входе |

|используемого фиксатора не является слишком большим для МП. В качестве фиксатора|

|будем использовать регистр, тактируемый сигналом ALE от микропроцессора. |

|Регистр – это линейка из нескольких триггеров. Можно предусмотреть логическую |

|схему параллельного отображения на выходах состояния каждого триггера. Тогда |

|после заполнения регистра от параллельных выводов, по команде разрешения выхода,|

|накопленное цифровое слово можно отобразить поразрядно сразу на всех |

|параллельных выходах. |

|Для удобства поочередной выдачи данных от таких регистров (буферных накопителей)|

|в шину данных процессора параллельные выходы регистров снабжаются выходными |

|буферными усилителями, имеющими третье, разомкнутое Z состояние. |

|Микросхема 1533ИR22 – восьмиразрядный регистр – защелка отображения данных, |

|выходные буферные усилители которого имеют третье Z –состояние. Пока напряжение |

|на входе №11 высокого уровня, данные от параллельных входов отображаются на |

|выходах. Подачей на вход № 11 напряжения низкого уровня, разрешается запись в |

|триггеры нового восьмибитового байта. Если на вход № 1 подать напряжение |

|высокого уровня, выходы микросхемы переходят в 3-е Z состояние. |

|Таким образом, с помощью микросхемы 1533ИR22 мы фиксируем адресную информацию, |

|поступающую от МП. |

| |

| | | | | | |10 |

| | | | | | | |

| |

| | | | | | |11 |

| | | | | | | |

| |

|Шина данных микропроцессора 1821ВМ85. |

| |

|Шина данных в отличие от шины адреса является двунаправленной. Значит необходимо|

|предусмотреть буфер, который по соответствующим сигналам управления от МП будет |

|пропускать данные как к МП, так и от него. В качестве двунаправленного буфера |

|будем использовать микросхему 1533 АП6. |

|Микросхема 1533 АП6 содержит 8 ДНШУ с тремя состояниями выводов, два входа |

|разрешения ЕАВ - №1 (переключение направления каналов) и [pic] - №19 (перевод |

|выхода канала в состояние Z). |

| |

|[pic] |

| |

|В качестве управляющих сигналов будем использовать сигналы [pic]; EN. Если |

|сигнал [pic] подать на вход №1 микросхемы 1533 АП6, то при [pic]= «0» |

|направление передачи информации В[pic]А |

|[pic]= «1» направление передачи информации А[pic]В |

|Подача сигнала EN на вход № 19 микросхемы 1533 АП6, при котором выводы переходят|

|в третье Z состояние, будет рассмотрена ниже. |

| |

|[pic] |

| |

| | | | | | |12 |

| | | | | | | |

| |

|Генератор тактовых импульсов |

|для микропроцессора 1821 ВМ85. |

| |

|Схема генератора тактовых импульсов микропроцессора 1821ВМ85 содержится в самом |

|микропроцессоре. Достаточно подключить кварцевый резонатор к выводам № 1 и № 2 |

|МП. Кварцевый резонатор может иметь любую частоту колебаний в диапазоне от 1 до |

|6 МГц. Эта частота делится пополам, и соответствующие импульсы используются в |

|МП. На рисунке 2 показана схема подключения кварцевого резонатора, в результате |

|чего обеспечивается синхронизация МП 1821ВМ85. |

|[pic] |

| |

|Оперативные запоминающие устройства. |

| |

|ОЗУ предназначены для записи, хранения и считывания двоичной информации. |

|Структурная схема представлена на рисунке 3. |

| |

|[pic] |

|Рисунок 3 |

| |

|НК – накопитель; DCX, DCY – дешифраторы строк и столбцов; УЗ – устройство |

|записи, УС – устройство считывания, УУ – устройство управления. |

| |

|Т.к. ОЗУ организовано как 2Кх8, значит необходимо использовать АО[pic]А10 |

|адресных линий и DO[pic]D7 линий шины данных. |

| |

| | | | | | |13 |

| | | | | | | |

| |

|Для управления функционированием схемы используется 3 вывода: |

|[pic]/RE - № 21 |

|CE - № 18 |

|OE - № 20 |

|Микросхема 537РУ10 функционирует в 3 режимах: |

|режим хранения данных |

|режим считывания данных |

|режим записи данных |

|Таблица истинности: |

| |

|[pic] |

| |

|Запись и считывание производится по 8 бит. При считывании можно запретить вывод |

|информации ([pic]=1). В качестве управляющих сигналов можно использовать сигналы|

|WR, RD, CSO. |

| |

|[pic] |

| |

| | | | | | |14 |

| | | | | | | |

| |

|Постоянное запоминающее устройство. |

| |

|Структурная схема ПЗУ аналогична структурной схеме ОЗУ, только отсутствует |

|устройство записи, т.к. после программирования ПЗУ, информация из него только |

|считывается. |

|Так как ПЗУ организована как 8к х 8, значит необходимо использовать А0[pic]А12 |

|адресных линий и D0[pic]D7 линий шины данных. |

|Для управления функционирования схемы используются 2 вывода: |

|CS - №20, ОЕ - №22. |

|Микросхема 573РФ4 функционирует в 2-х режимах: |

|режим хранения и режим считывания. |

|Считывание информации производится по 8 бит. В качестве сигналов управления |

|будем использовать сигнал RD и сигнал, который будет поступать по старшей |

|адресной линии. |

|Таблица истинности: |

|[pic] |

| |

|[pic] |

| |

| | | | | | |15 |

| | | | | | | |

| |

|Таймер. |

| |

|Одно из наиболее необходимых эксплуатационных удобств – наличие встроенных |

|часов, показания которых постоянно или по запросу оператора выводятся на экран. |

|Можно также обеспечить выдачу команд на включение или выключение внешних |

|устройств в заданное время. Часы могут быть реализованы как программно, так и |

|аппаратно. |

| |

|Условное обозначение и основная схема включения: |

| |

|[pic] |

| |

|Сигнал тактового генератора можно снять с выхода CKOUT для использования в |

|других устройствах системы. Он поступает на этот вход непосредственно (CKFS=1) |

|или после деления частоты на четыре (CKFS=0). Микросхема имеет выход ещё одного |

|сигнала (SQW), получаемого делением частоты тактового генератора. |

|Коэффициент деления задается командами, поступающими от процессора. Включается и|

|выключается этот сигнал также командами процессора. |

|Микросхема связана с микропроцессором через двунаправленную мультиплексированную|

|шину адреса – данных (AD0[pic]AD7). Для управления записью и считыванием |

|информации служат входы [pic] (выбор микросхемы), AS (строб, адреса), DS (строб |

|данных) и R/[pic] (чтение – запись). |

| |

| | | | | | |16 |

| | | | | | | |

| |

|Распределение памяти микросхемы 512ВИ1: |

| |

|[pic] |

| |

|[pic] - «1» шина AD, входы DS и R/[pic] отключены от шин процессора и снижается |

|мощность потребления. |

|[pic] - «0» должен сохраняться неизменным во время всего цикла записи и чтения. |

|Сигнал AS подается в виде положительного импульса во время наличия информации об|

|адресе на шине AD0[pic]AD7. Адреса записываются во внутренний буфер микросхемы |

|по срезу этого импульса. |

|В этот же момент анализируется логический уровень сигнала на входе DS и в |

|зависимости от него устанавливается дальнейший режим работы входов DS и R/[pic].|

|В нашем случае на вход AS подаем сигнал ALE, который генерируется процессором |

|для фиксации адреса. |

|Выход [pic] (запрос прерывания) предназначен для сигнализации процессору о том, |

|что внутри микросхемы произошло событие, требующее программной обработки. |

|Прерывания бывают 3-х типов: |

|после окончания обновления информации |

|по будильнику |

|периодические (с периодом SQW) |

|Вход [pic]предназначен для установки в исходное состояние узлов микросхемы, |

|ответственных за связь с микропроцессорной системой. [pic] - «0» – никакое |

|вмешательство со стороны процессора невозможно. На ход часов, календарь и |

|содержание ячеек ОЗУ этот вход не влияет. |

|Вход PS (датчик питания) – контроль непрерывности подачи питающего напряжения. |

|Он подключается таким образом, чтобы напряжение на нем падало до 0 при любом, |

|даже кратковременном отключения питания микросхемы. |

| |

| | | | | | |17 |

| | | | | | | |

| |

|Устройство ввода-вывода. |

| |

|Программное устройство ввода-вывода параллельной информации, применяется в |

|качестве элемента ввода-вывода общего назначения, сопрягающего различные типы |

|периферийных устройств с магистралью данных систем обработки информации. |

| |

|[pic] |

| |

|Обмен информацией между магистралью данных систем и микросхемой 580ВВ85 |

|осуществляется через 8 разрядный двунаправленный трехстабильный канал данных. |

|Для связи с периферийными устройствами используется 24 линии В/В, |

|сгруппированные в три 8 разрядных канала ВА, ВВ, ВС, направление передачи |

|информации и режимы работы которых определяются программным способом. |

| |

|1-4; 37-40 – ВА3 – ВА0; ВА7[pic]ВА4 – входы/выходы – информационный канал А. |

|10[pic]17 – ВС7[pic]ВС0 – входы/выходы – информационный канал С. |

|18[pic]25 – ВВ0[pic]ВВ7 – входы/выходы – информационный канал В. |

|5 - [pic] - вход – чтение. |

|6 - [pic] - вход – выбор кристалла. |

|7 – GND - - - общий. |

|8,9 – А0, А1 – вход – младший разряд адреса |

|26 – Uсс – питание. |

|35 – SR – вход – установка исходного состояния. |

|36 - [pic] - вход – запись. |

|Микросхема может функционировать в 3-х основных режимах. |

|В режиме 0 обеспечивается возможность синхронной программно управляемой передачи|

|данных через 2 независимых 8 разрядных канала ВА, ВВ и два 4 разрядных канала |

|ВС. |

| |

| | | | | | |18 |

| | | | | | | |

| |

|[pic] |

|В режиме 1 обеспечивается возможность ввода или вывода информации в/или из |

|периферийного устройства через 2 независимых 8 разрядных канала ВА, ВВ по |

|сигналам квитирования. |

|При этом линии канала С используются для приема и выдачи сигналов управления |

|обменом. |

|В режиме 2 обеспечивается возможность обмена информацией с периферийными |

|устройствами через двунаправленную 8 разрядную шину ВА по сигналам квитирования.|

|Для передачи и приема сигналов управления обменом используются 5 линий канала |

|ВС. |

|Выбор соответствующего канала и направление передачи информации через канал |

|определяется сигналами А0, А1 и сигналами [pic], [pic], [pic]. Режим работы |

|каждого из каналов ВА, ВВ, ВС определяется содержимым регистра управляющего |

Страницы: 1, 2, 3, 4, 5, 6